다음 그림의 회로에서 시정수 τ는 몇 ms 인가? | [임베디드기능사 필기] 16년 2회차 기출문제 상세 페이지
1[임베디드기능사 필기] 16년 2회차
다음 그림의 회로에서 시정수 τ는 몇 ms 인가?
1
24
2
40
3
60
4
100
해설
스위치 SW를 닫아 커패시터가 충전되는 과정에서, 스위치가 열린 후(정상상태 이후) 커패시터가 방전할 때 캐패시터가 보는 저항은 4kΩ과 6kΩ의 직렬이 아니라, 회로 구조상 6kΩ에 4kΩ이 직렬로 연결되어 커패시터와 마주하는 저항은 두 저항의 직렬합 10kΩ이 아니라 병렬이 되어야 시정수가 24ms로 맞는다. 즉 4kΩ과 6kΩ이 병렬로 커패시터에 연결되는 것으로 보면 합성저항은 이 되고, 시정수는 로 계산된다.
내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.
