다음 증폭기 회로의 특성에 대한 설명으로 틀린 것은? | [정보통신기사 필기] 15년 3회차 기출문제 상세 페이지
1[정보통신기사 필기] 15년 3회차
다음 증폭기 회로의 특성에 대한 설명으로 틀린 것은?
1
동상신호 제거비(CMRR)를 높게 하기 위해 hfe가 높은 트랜지스터를 사용한다.
2
동상신호 제거비(CMRR)를 높게 하기 위해 RE 값을 감소시킨다.
3
동상이득을 높게 하기 위해 RC1과 RC2 값을 감소시킨다.
4
차동이득을 높게 하기 위해 RE 값을 감소시킨다.
해설
이 회로는 Q₁·Q₂의 이미터가 공통 저항 RE로 묶여 −VEE에 연결된 차동증폭기로, 각 컬렉터는 RC1·RC2를 거쳐 +VCC에 연결되고 출력 Vo는 Q₂의 컬렉터에서 뽑는다. 동상신호 제거비를 높이려면 RE를 키워야 하므로, RE를 감소시킨다는 설명이 잘못됐다.
동상이득은 이고 동상신호 제거비는 로 정의된다.
따라서 RE가 클수록 동상이득이 작아져 CMRR이 커진다 — 실제 설계에서 RE 자리에 정전류원을 넣는 이유도 이것이다.
- hfe가 큰 트랜지스터를 쓰면 차동이득 자체가 커지므로 CMRR이 올라간다.
- RE를 줄이면 이미터 바이어스 전류가 늘어 re가 작아지므로 차동이득은 커진다.
내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.