다음 그림과 같은 연산증폭 회로의 전압이득(Vo/Vs)은? (단, 증폭… | [정보통신기사 필기] 16년 3회차 기출문제 상세 페이지

전압이득은 −17이다.
그림은 Vs가 R1을 거쳐 반전 입력으로 들어가고, 궤환 경로가 R2–R3 직렬이며 그 중간 절점 V2에서 R4가 접지로 내려가는 T형 궤환망 반전 증폭기다. 비반전 입력이 접지이므로 반전 입력은 가상 접지(0[V])가 된다.
입력 전류는 $i=\dfrac{V_s}{R_1}$ 이고 이 전류가 그대로 R2로 흘러 $V_2=-iR_2$ 다.
절점 V2에서 $i=\dfrac{V_2}{R_4}+\dfrac{V_2-V_o}{R_3}$ 를 풀면
$\dfrac{V_o}{V_s}=-\dfrac{1}{R_1}\left(R_2+R_3+\dfrac{R_2R_3}{R_4}\right)$
값을 대입하면
$-\dfrac{1}{30}\left(30+30+\dfrac{30\times 30}{2}\right)=-\dfrac{30+30+450}{30}=-\dfrac{510}{30}=-17$
단순 반전 증폭기라면 −1배에 그쳤을 이득을, 작은 R4를 접지로 붙인 T형 궤환망이 17배로 키운다.