모두CBT

RS 플립플롭 회로의 출력 Q 및 \overline{Q} 는 리셋(Re… | [정보통신기사 필기] 17년 2회차 기출문제 상세 페이지

1[정보통신기사 필기] 17년 2회차

RS 플립플롭 회로의 출력 Q 및 Q‾\overline{Q} 는 리셋(Reset) 상태에서 어떠한 논리 값을 가지는가?

1
2
3
4
해설

리셋 상태에서는 Q=0, Q‾\overline{Q}=1이 된다.

RS 플립플롭은 S=0, R=1이 인가되면 리셋되어 정출력 Q가 0으로 떨어진다. 두 출력은 언제나 서로 반대여야 하므로 이때 보수출력 Q‾\overline{Q}는 자동으로 1이 된다.

반대로 Q=1, Q‾\overline{Q}=0은 세트(Set) 상태이고, Q와 Q‾\overline{Q}가 같은 값(0과 0, 또는 1과 1)을 갖는 조합은 정상 동작이 아니다. S와 R을 동시에 활성화한 금지 입력에서나 나타나는 상태여서 리셋 상태의 값이 될 수 없다.

내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.