RS 플립플롭 회로의 출력 Q 및 \overline{Q}는 리셋(Res… | [정보통신기사 필기] 21년 3회차 기출문제 상세 페이지
1[정보통신기사 필기] 21년 3회차
RS 플립플롭 회로의 출력 Q 및 는 리셋(Reset) 상태에서 어떠한 논리값을 가지는가?
1
2
3
4
해설
리셋 상태의 출력은 이다.
RS 플립플롭에 R=1, S=0 을 가하면 기억된 값이 지워져 정출력이 0이 되고, 보수 출력은 언제나 그 반대이므로 1이 된다. 반대로 세트(Set) 상태는 이다.
두 출력은 서로 반대여야 정상 동작이므로, 둘 다 0이거나 둘 다 1인 조합은 정상적인 리셋 결과가 아니다. 특히 R=S=1을 가했을 때 나타나는 두 출력이 같아지는 상태는 금지(부정) 입력으로 다룬다.
내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.



