그림과 같은 연산 증폭기의 출력 전압 VO는 다음 중 어느 것인가? | [설비보전산업기사 필기] 20년 2회차 기출문제 상세 페이지

그림의 연산 증폭기는 출력 단자가 저항 없이 그대로 반전 입력(−)에 되먹임되어 있고, 신호원 $V_S$는 비반전 입력(+)에 연결되어 있으며 접지를 기준으로 한다. 이런 결선을 전압 폴로어(버퍼)라 한다.
이상적인 연산 증폭기는 개방 이득이 매우 커서 두 입력 단자의 전위차가 0이 되도록 동작한다(가상 단락). 반전 입력에는 출력이 그대로 들어와 있으므로 $V_O = V_{(-)} = V_{(+)} = V_S$ 가 되어, 출력 전압은 신호원 전압과 같다.
즉 전압 이득이 1이라 크기는 변하지 않지만, 입력 임피던스가 매우 크고 출력 임피던스가 매우 작아 앞단 신호원에서 전류를 거의 뽑지 않고도 뒷단을 구동할 수 있다. 센서 신호처럼 내부 저항이 큰 신호원을 계측 회로에 연결할 때 임피던스 정합용 완충기로 널리 쓰인다.