클럭 펄스(clock pulse)의 주기만큼 입력신호가 지연되어 출력에 나타나는 시프트레지 상세 페이지

1[의공기사 필기] 08년 1회차

클럭 펄스(clock pulse)의 주기만큼 입력신호가 지연되어 출력에 나타나는 시프트레지스터(shift register)의 역할을 하는 플립플롭(flip-flop)은?

D 플립플롭

T 플립플롭

JK 플립플롭

RS 플립플롭

해설

등록된 해설이 없습니다.

내용에 오류가 있거나 최신 법령·기준과 다른 부분이 보이면 알려주세요. 확인 후 반영하겠습니다.