전압이득이 A인 연산증폭기 회로에서 입력을 Vi라 하면 출력 Vo는? | [철도신호기사 필기] 07년 2회차 기출문제 상세 페이지

입력측에 커패시터, 궤환에 저항이 놓인 미분기 회로이므로 출력은 $V_{o}=-RC\dfrac{dV_{i}}{dt}$ 이다.
그림에서 입력 $V_{i}$ 는 커패시터 C를 거쳐 반전(−) 단자로 들어가고, 저항 R이 (−)단자와 출력 사이에 궤환으로 연결되며 비반전(+) 단자는 접지되어 있다.
이득이 큰 연산증폭기에서는 (−)단자가 가상접지(0V)이므로 커패시터에 흐르는 전류는 $i=C\dfrac{dV_{i}}{dt}$ 이고, 이 전류가 그대로 R로 흐른다.
따라서 $V_{o}=0-iR=-RC\dfrac{dV_{i}}{dt}$ 가 된다.
C와 R의 위치가 반대로(입력 저항·궤환 커패시터) 놓이면 적분기가 되어 $-\dfrac{1}{RC}\int V_{i}\,dt$ 형태가 되므로, 적분형이거나 계수가 $\dfrac{1}{RC}$ 인 식, 부호가 없는 식은 이 회로의 출력이 아니다.