전압이득이 A인 연산증폭기 회로에서 입력을 Vi라 하면 출력 Vo는? | [철도신호기사 필기] 11년 1회차 기출문제 상세 페이지

출력은 입력을 미분한 형태인 $V_o=-RC\dfrac{dV_i}{dt}$이다.
그림은 입력 $V_i$가 커패시터 $C$를 거쳐 반전(−) 입력으로 들어가고, 반전 입력과 출력 사이에 저항 $R$이 걸리며 비반전(+) 입력은 접지된 회로, 곧 미분기다.
이득이 큰 연산증폭기에서는 반전 입력이 가상접지가 되므로 커패시터 양단 전압이 곧 $V_i$이고, 흐르는 전류는 $i=C\dfrac{dV_i}{dt}$ 이다.
입력 임피던스가 커서 이 전류가 그대로 $R$로 흐르므로 $V_o=0-iR=-RC\dfrac{dV_i}{dt}$ 가 된다.
저항과 커패시터의 자리를 맞바꿔 입력에 $R$, 궤환에 $C$를 두면 적분기가 되어 $V_o=-\dfrac{1}{RC}\displaystyle\int V_i\,dt$ 가 된다. 미분기의 계수는 $RC$, 적분기의 계수는 $1/RC$로 서로 뒤집힌다는 점을 함께 외워 두면 보기에서 혼동하지 않는다.