[9급 국가직 전자공학개론] 23년 1회차 기출문제 정답·해설 페이지

0~7의 8개 상태를 세려면 JK 플립플롭이 최소 3개 필요하다.
플립플롭 n개로 표현할 수 있는 상태 수는 $2^n$이다. $2^n\ge8$을 만족하는 최소 n은 $2^3=8$이므로 3이다.
2개로는 $2^2=4$개 상태(0~3)까지만 셀 수 있다.
4개, 5개는 16개, 32개 상태까지 셀 수 있어 최소 개수가 아니다.

두 트랜지스터를 병렬로 연결하고 공통 컬렉터에서 출력을 취한 회로는 NOR 게이트인데 OR 게이트로 표시했으므로 옳지 않다.
A, B 중 하나라도 1이면 해당 트랜지스터가 포화되어 출력이 접지 쪽 0으로 떨어지고, 둘 다 0일 때만 출력이 $V_{CC}$(1)가 된다. 이는 $F=\overline{A+B}$이다.
입력 다이오드 두 개가 저항 $R_{D}$에 모이는 다이오드 OR 뒤에 반전 트랜지스터가 붙은 회로는 NOR 게이트로 옳다.
두 트랜지스터를 직렬로 쌓고 이미터 저항에서 출력을 취한 회로는 둘 다 1일 때만 출력이 1이므로 AND 게이트로 옳다.
다이오드가 입력 쪽을 향하고 $R_{D}$로 풀업된 다이오드 AND 뒤에 반전 트랜지스터가 붙은 회로는 NAND 게이트로 옳다.

출력 논리식은 $F=AB+B\overline{C}+A\overline{C}$이다.
F=1인 행은 (A, B, C) = (0, 1, 0), (1, 0, 0), (1, 1, 0), (1, 1, 1)이다. 앞의 세 행은 모두 C=0이면서 A나 B 중 하나 이상이 1이고, 마지막 행은 A=B=1이다.
(0, 1, 0): $B\overline{C}=1$
(1, 0, 0): $A\overline{C}=1$
(1, 1, 0), (1, 1, 1): $AB=1$
F=0인 행(000, 001, 011, 101)에서는 세 항이 모두 0이다.
$\overline{B}C$나 $\overline{A}C$, $\overline{A}B$가 들어간 식은 F=0인 (0, 0, 1), (0, 1, 1) 행 등에서 1이 되어 진리표와 어긋난다.

비소(As)는 5족 원소로 N형 불순물(도너)이므로, P형 불순물로 쓰인다는 진술이 옳지 않다.
실리콘(4족)에 5족 원소(P, As, Sb)를 넣으면 남는 전자 하나가 자유전자가 되어 N형이 되고, 3족 원소(B, Ga, In)를 넣어야 정공이 생겨 P형이 된다.
P형 반도체의 다수 캐리어는 정공이다.
진성반도체는 열생성으로 전자-정공이 쌍으로 생기므로 전자농도와 정공농도가 같다.
N형에서 도너 농도가 커질수록 전자 농도가 커져 페르미 준위가 전도대 쪽으로 이동한다.

전압이득은 약 −5이다.
소스 저항이 바이패스되지 않은 공통 소스 증폭기에서 $r_d$까지 고려하면
$A_v=-\dfrac{g_mr_dR_D}{r_d+R_D+(1+g_mr_d)R_S}$
대입($g_mr_d=1\times10=10$): $A_v=-\dfrac{10\times20}{10+20+11\times1}=-\dfrac{200}{41}\approx-4.9$
$r_d$를 무시하고 $-\dfrac{g_mR_D}{1+g_mR_S}=-10$으로 계산하면 $r_d$의 부하 효과가 빠져 과대평가된다.

$Q_{1}$의 소모 전력은 1.0 W이다.
연산증폭기 + 입력은 제너 전압 4 V이고, − 입력은 $R_2$, $R_3$ 분압으로 출력을 귀환받는다. 가상 단락으로 $4=V_o\dfrac{R_3}{R_2+R_3}=V_o\dfrac{10}{25}$ → $V_o=10\,\mathrm{V}$
$Q_{1}$의 컬렉터-이미터 전압은 $V_i-V_o=15-10=5\,\mathrm{V}$이고, 분압 저항 전류는 무시할 수 있어 $Q_{1}$ 전류 ≈ 부하 전류이다.
$P_{Q1}=5\times0.2=1.0\,\mathrm{W}$

c점에서는 PMOS와 NMOS가 모두 포화영역이다.
c점은 $V_i=V_o=0.5V_{DD}$인 전이 중앙으로, 곡선 기울기(이득)가 가장 크다. NMOS는 $V_{DS}=V_o$가 $V_{GS}-V_{Tn}=V_i-V_{Tn}$보다 크고, PMOS도 대칭적으로 $|V_{DS}|>|V_{GS}|-|V_{Tp}|$이므로 둘 다 포화 조건을 만족한다.
b점 부근(출력이 높을 때)은 PMOS 선형, NMOS 포화이다.
d점 부근(출력이 낮을 때)은 PMOS 포화, NMOS 선형이다.
두 트랜지스터가 함께 선형영역인 구간은 이 전달 특성에 없다.

0.2 A 전류원이 공급하는 전력은 0.32 W이다.
두 전류원과 직렬 2 Ω + 2 Ω이 모두 같은 두 마디 사이에 병렬로 있다. 저항 경로 전류를 I라 하면 KCL: $I=0.2+\dfrac{V_1}{4}$, 여기서 $V_1=2I$
$I=0.2+\dfrac{I}{2}$ → $I=0.4\,\mathrm{A}$
마디 간 전압 $V=4\times0.4=1.6\,\mathrm{V}$이므로 공급 전력 = 전압 × 전류: $P=1.6\times0.2=0.32\,\mathrm{W}$

JFET은 한 종류의 캐리어만 전류를 운반하는 단극성(unipolar) 소자이므로, 자유전자와 정공이 함께 기여한다는 진술이 옳지 않다.
N채널 JFET은 전자만, P채널 JFET은 정공만으로 전도한다. 전자와 정공이 모두 전도에 관여하는 것은 BJT(양극성 소자)이다.
포토다이오드는 역바이어스에서 빛에 의해 생긴 전자-정공 쌍이 광전류가 되므로 역방향으로 동작시킨다.
JFET은 게이트-소스 역바이어스로 공핍층 폭을 바꿔 채널을 좁혀 드레인 전류를 제어한다.
BJT 활성 모드는 이미터-베이스 순방향, 컬렉터-베이스 역방향 바이어스이다.

전류 $I_x$는 6 A이다.
위쪽 마디 전압을 V로 두고 마디 해석(나가는 전류 = 들어오는 전류):
$\dfrac{V-10}{4}+\dfrac{V}{1}=5$
$1.25V-2.5=5$ → $V=6\,\mathrm{V}$
$I_x=\dfrac{6}{1}=6\,\mathrm{A}$

출력전압은 −40 V이다.
반전 가산 증폭기: $V_o=-R_f\left(\dfrac{V_1}{R_1}+\dfrac{V_2}{R_2}+\dfrac{V_3}{R_3}\right)$
대입: $V_o=-10\,\mathrm{k\Omega}\left(\dfrac{1}{1\,\mathrm{k\Omega}}+\dfrac{2}{2\,\mathrm{k\Omega}}+\dfrac{4}{2\,\mathrm{k\Omega}}\right)=-10(1+1+2)=-40\,\mathrm{V}$
각 입력이 가상 접지로 독립적인 전류를 흘리고, 그 합이 모두 귀환 저항으로 흐른다.

전송 비트율은 384 kbps이다.
손실 없이 최소로 표본화하려면 나이퀴스트 율 $f_s=2f_m$을 쓴다.
$f_s=2\times12\,\mathrm{kHz}=24\,\mathrm{kHz}$
표본마다 16비트이므로 비트율 = 표본화율 × 비트 수: $24\,\mathrm{kHz}\times16=384\,\mathrm{kbps}$

발진 주파수는 $f=\dfrac{1}{2\pi\sqrt{(L_1+L_2)C}}$이다.
두 인덕터 $L_1$, $L_2$와 커패시터 하나로 공진 회로를 이루는 하틀리 발진기이다. 상호 인덕턴스를 무시하면 등가 인덕턴스는 직렬 합 $L_1+L_2$이다.
분모에 $\sqrt{L_1L_2C}$가 들어간 식은 인덕턴스를 곱으로 합성해 틀리다.
분자에 $2\pi$가 있는 식은 공진 주파수 공식 $f=\dfrac{1}{2\pi\sqrt{LC}}$의 형태가 아니다.

표준 이더넷 프레임에는 패킷 번호 필드가 없다.
IEEE 802.3 이더넷 프레임은 프리앰블·SFD, 목적지 주소, 송신지 주소, 길이/타입, 데이터(페이로드), FCS로 구성된다. 순서 번호는 이더넷이 아니라 상위 계층(TCP 등)이 관리한다.
길이 또는 형태 필드는 데이터 길이나 상위 프로토콜 종류를 나타내는 필드로 프레임에 포함된다.
목적지 주소는 6바이트 MAC 주소로 포함된다.
송신자 주소도 6바이트 MAC 주소로 포함된다.

출력은 주기 10 μs, $V_{p-p}=8\,\mathrm{V}$인 구형파이다.
입력에 커패시터, 귀환에 저항이 있는 미분기이므로 $V_o=-RC\dfrac{dV_i}{dt}$이다. $RC=2\,\mathrm{k\Omega}\times0.001\,\mathrm{\mu F}=2\,\mathrm{\mu s}$
삼각파 기울기: 5 μs 동안 10 V 변화 → $\pm2\,\mathrm{V/\mu s}$
$V_o=-2\,\mathrm{\mu s}\times(\pm2\,\mathrm{V/\mu s})=\mp4\,\mathrm{V}$, 따라서 $V_{p-p}=8\,\mathrm{V}$이고 주기는 입력과 같은 10 μs이다.

전위 분포를 P영역이 높고 N영역이 낮게 그린 그래프가 옳지 않다. 실제로는 N영역 전위가 P영역보다 $\phi_{bi}$만큼 높다.
공간전하는 N측이 +, P측이 −이므로 전계는 N에서 P 방향(−x)이고, 전위는 전계 방향으로 감소하므로 x가 커질수록(P→N) 전위가 증가한다.
공간전하밀도: P측 $-qN_a$, N측 $+qN_d$의 직사각형 분포로 옳다.
전계: 공핍영역 안에서 선형으로 변하고 접합면(x=0)에서 크기가 최대인 음의 값으로 옳다.
에너지 대역도: 전자 에너지는 $-q\phi$이므로 P측 대역이 $q\phi_{bi}$만큼 높고 페르미 준위가 평탄하여 옳다.

상한 임계전압은 $V_{TH}=\dfrac{R_1}{R_1+R_2}V_H$이다.
입력이 반전 단자에 들어가는 반전형 슈미트 트리거이다. 비반전 단자 전압은 출력을 $R_1$, $R_2$로 분압한 $V_+=\dfrac{R_1}{R_1+R_2}v_o$이다.
출력이 $V_H$인 상태에서 입력이 $V_+$를 넘는 순간 출력이 $V_L$로 바뀌므로 임계값은 출력 $V_H$의 분압이다. $V_L$을 분압한 값은 반대 방향 천이 전압 $V_{TL}$이고, 분압비에 $R_2$가 분자로 오는 식은 분압 관계가 뒤바뀐 것이다.

전압 이득은 $\dfrac{V_o}{V_i}=-\dfrac{(R_1+R_2)R_4}{R_1R_3}$이다.
첫 단은 비반전 증폭기: $A_1=1+\dfrac{R_2}{R_1}=\dfrac{R_1+R_2}{R_1}$
둘째 단은 반전 증폭기: $A_2=-\dfrac{R_4}{R_3}$
전체 이득 $A_1A_2=-\dfrac{(R_1+R_2)R_4}{R_1R_3}$이다. 분모에 $R_2$가 오거나 $R_3+R_4$가 분자에 오는 식은 각 단의 이득 공식을 잘못 적용한 것이다.

출력전압은 6 V이다.
비반전 입력에는 전류가 흐르지 않아 150 Ω 강하가 없으므로 $V_+=13\,\mathrm{V}$, 가상 단락으로 $V_-=13\,\mathrm{V}$이다.
반전 입력 마디에는 7 V 전원과 30 kΩ 귀환 경로만 연결되어 있고 입력 전류가 0이므로 30 kΩ에도 전류가 흐르지 않는다. 7 V 전원의 + 단자가 반전 입력 쪽이므로 $V_o=13-7=6\,\mathrm{V}$이다.

제너 다이오드는 부하 $R_L$ 양단 전압을 제너 전압으로 일정하게 유지한다.
제너 다이오드가 부하와 병렬로 역방향 연결되어 항복 상태에 있으면, 부하나 입력이 변해도 제너 전류가 변화분을 흡수하고 전압은 $V_Z$로 고정된다.
제너 다이오드는 부하저항 값을 바꾸거나 고정하지 못하며, 부하 전압을 고정한다.
순방향 전압에서 빛을 내는 것은 발광 다이오드(LED)의 동작이다.
귀환 증폭이나 공진 회로가 없으므로 발진과 무관하다.