[전자기능사 필기] 15년 1회차 기출문제 정답·해설 페이지

DTL(다이오드-트랜지스터 논리회로)은 트랜지스터의 스위칭 지연으로 인해 응답속도가 비교적 느린 편이므로, 응답속도가 비교적 빠르다는 설명은 DTL의 특징이 아니다.
DTL은 다이오드로 논리 연산을 수행한 뒤 트랜지스터로 신호를 반전·증폭하는 구조여서, 트랜지스터 단의 지연이 전체 응답속도를 늦추는 요인이 된다.
소비전력이 적다는 것은 DTL의 실제 특징이다.
잡음여유도가 크다는 것도 DTL의 실제 특징이다.
저속도 및 중속도에서 안정적으로 동작한다는 것 역시 DTL의 실제 특징이다.

전동기에서 전기자 전류와 자속이 만드는 힘의 방향은 플레밍 왼손 법칙으로 결정된다.
왼손의 검지를 자속 방향, 중지를 전류 방향으로 맞추면 엄지가 힘(회전력)의 방향을 가리키게 된다.
렌츠의 법칙은 유도 기전력의 방향이 자속 변화를 방해하는 방향임을 설명하는 법칙이다.
플레밍 오른손 법칙은 발전기에서 유도 기전력의 방향을 구하는 데 사용된다.
앙페르의 오른손 법칙은 전류가 만드는 자기장의 방향을 구하는 데 사용된다.

전류 증폭률 β는 컬렉터 전류를 베이스 전류로 나눈 값이며, 이 회로에서는 100이 된다.
$\beta = \dfrac{I_C}{I_B}$
$\beta = \dfrac{1\ \mathrm{mA}}{10\ \mu\mathrm{A}}$
$\beta = \dfrac{1000\ \mu\mathrm{A}}{10\ \mu\mathrm{A}} = 100$

고역보상이 지나치면 파형에 언더슈트가 아니라 오버슈트가 발생하므로 해당 설명은 틀렸다.
고역보상은 신호의 입상 특성을 개선하기 위한 것인데, 보상량이 과도해지면 오히려 파형이 목표값을 넘어서는 오버슈트 현상이 나타난다.
저역 특성이 양호하면 새그가 줄어든다는 것은 옳은 설명이다.
결합콘덴서를 크게 하면 새그가 줄어든다는 것도 옳은 설명이다.
고역 특성이 양호하면 입상의 기울기가 개선된다는 것 역시 옳은 설명이다.

이상적인 연산증폭기는 주파수 대역폭이 무한대(∞)인 것으로 가정한다.
이상적 연산증폭기는 개방루프 이득뿐 아니라 대역폭도 무한하다고 전제하여 모든 주파수에서 동일한 증폭 특성을 유지한다고 가정하는 모델이다.
실제 연산증폭기는 유한한 대역폭을 가지지만, 이론적 이상화 모델에서는 대역폭 제한이 없다고 본다.

병렬로 연결된 콘덴서의 합성용량은 27[㎌]이다.
콘덴서를 병렬로 연결하면 각 극판의 넓이가 늘어난 것과 같아, 합성용량은 개별 용량을 단순히 더한 값과 같다.
동일한 9[㎌] 콘덴서 3개를 병렬로 연결하므로 9+9+9=27[㎌]이 된다.

A급(활성영역) 증폭기에서는 베이스-이미터 접합은 순방향, 베이스-컬렉터 접합은 역방향으로 바이어스된다.
이 조건에서 TR은 활성영역에서 동작하여 입력 신호에 선형적으로 비례하는 컬렉터 전류를 흘려 증폭 기능을 수행한다.
두 접합이 모두 순방향이면 포화영역, 모두 역방향이면 차단영역으로 동작하여 증폭기로 쓸 수 없다.

코일에 저장되는 에너지는 5[J]이다.
인덕터에 저장되는 에너지는 $W = \dfrac{1}{2}LI^2$ 로 구해지며, 인덕턴스와 전류의 제곱에 비례한다.
L=10[H], I=1[A]를 대입하면 $W = \dfrac{1}{2} \times 10 \times 1^2 = 5[\mathrm{J}]$이다.

연산의 정확도를 높이려면 오히려 매우 높은 증폭도(개루프 이득)가 필요하므로, 낮은 증폭도가 필요하다는 설명은 틀렸다.
연산증폭기는 차동 증폭기를 기본 구조로 하며, 매우 큰 개루프 이득에 부궤환(되먹임)을 걸어 정밀하고 안정된 연산 동작을 구현한다.
직렬 차동 증폭기 구조로 구성한다는 설명은 연산증폭기의 실제 구조와 일치한다.
TR 특성이 서로 다르면 차동단 출력에 드리프트가 생긴다는 설명도 옳다.
직류에서 특정 주파수 대역까지 동작하는 되먹임 증폭기로서 일정한 연산을 수행하는 직류 증폭기라는 설명도 타당하다.

가청 주파수대에서 나타나는 이 잡음은 플리커 잡음이다.
플리커 잡음은 음극 표면 상태가 불균일하여 전자 방사가 시간적으로 흔들리면서 발생하며, 주파수가 낮을수록 잡음 전력이 커지는 특징이 있다.
열잡음은 저항체 내부의 열운동에 의해 발생하는 잡음이다.
산탄 잡음은 전자 방출 개수가 불규칙하게 변동하면서 생기는 잡음이다.
트랜지스터 잡음은 반도체 소자 자체의 특성에서 비롯되는 잡음으로, 진공관의 음극 표면 상태와는 관련이 없다.

N형 반도체를 만드는 불순물은 비소(As)이다.
진성 반도체에 5족 원소를 첨가하면 잉여 전자가 생겨 전자가 다수 캐리어인 N형 반도체가 되며, 비소(As)가 대표적인 도너(donor) 불순물이다.
붕소(B)는 3족 원소로 정공을 만드는 억셉터이다.
인듐(In)도 3족 원소로 P형 반도체를 만드는 불순물이다.
갈륨(Ga) 역시 3족 원소로 P형 반도체에 사용된다.

주파수 변조는 신호파의 크기에 따라 반송파의 주파수를 변화시키는 방식이다.
진폭은 일정하게 유지한 채 순시 주파수만 신호파 크기에 비례해 변화시키므로, 진폭 변조(AM)에 비해 잡음에 강한 특성을 가진다.
신호파의 주파수를 반송파의 크기에 따라 변화시킨다는 설명은 신호파와 반송파의 역할이 뒤바뀐 표현이다.
반송파와 신호파의 위상을 동시에 변화시킨다는 설명은 위상 변조(PM)에 가까운 내용이다.
신호파의 크기에 따라 반송파의 크기를 변화시킨다는 설명은 진폭 변조(AM)에 대한 설명이다.

공진 조건은 $\omega L = \dfrac{1}{\omega C}$, 곧 유도 리액턴스와 용량 리액턴스가 같아지는 것이다.
그림은 좌우 두 단자 사이에 코일 L 과 콘덴서 C 가 한 줄로 이어진 직렬 회로다. 이 직렬 LC 의 임피던스는 $Z = j\left(\omega L - \dfrac{1}{\omega C}\right)$ 이고, 허수부가 0 이 되면 전압과 전류의 위상이 같아져 공진한다.
$\omega L - \dfrac{1}{\omega C} = 0 \;\Rightarrow\; \omega L = \dfrac{1}{\omega C}$
이를 풀면 $\omega = \dfrac{1}{\sqrt{LC}}$, $f_0 = \dfrac{1}{2\pi\sqrt{LC}}$ 이다.
$\omega L = \omega C$ 는 리액턴스가 아니라 L 과 C 값을 직접 같게 놓은 식이라 차원이 맞지 않는다.
$\omega L = \dfrac{1}{\omega C^{3}}$ 과 $\dfrac{1}{\omega L} = \omega C^{2}$ 처럼 C 에 세제곱·제곱이 붙은 식은 용량 리액턴스가 $\dfrac{1}{\omega C}$ 라는 정의에 어긋난다.

평활회로의 출력 전압을 일정하게 유지하는 회로는 안정화(정전압) 회로이다.
정류·평활을 거친 직류는 부하나 입력 전원의 변동에 따라 전압이 흔들리므로, 정전압 회로를 추가하여 출력 전압을 일정하게 고정한다.
브리지정류회로는 교류를 직류로 바꾸는 정류 방식의 하나일 뿐이다.
전파정류회로 역시 정류 방식의 종류로, 출력 전압을 일정하게 유지하는 기능은 없다.
정류회로는 교류를 맥류로 변환하는 단계로, 전압 안정화와는 별개의 기능이다.

전원이 끊어져도 내용이 지워지지 않는 비휘발성 읽기 전용 메모리는 ROM이다.
ROM은 한 번 저장된 데이터를 영구적으로 보존하는 기억장치로, 부팅 프로그램(BIOS)과 같이 변경할 필요가 없는 데이터를 저장하는 데 쓰인다.
I/O는 데이터의 입력과 출력을 담당하는 장치이다.
제어장치(control unit)는 명령어를 해석하고 각 장치를 제어하는 역할을 한다.
레지스터는 CPU 내부에서 데이터를 임시로 저장하는 소자로, 전원이 꺼지면 내용이 사라진다.

마이크로프로세서를 도입하면 오히려 소비전력이 줄어들므로, 소비전력의 증가는 장점이 될 수 없다.
부품 수 감소는 여러 기능을 하나의 칩에 집적한 결과로 나타나는 실제 장점이다.
제품의 소형화도 집적화에 따른 대표적인 장점이다.
시스템 신뢰성 향상은 부품 수와 배선·접촉부가 줄어들면서 얻어지는 장점이다.
이런 집적화는 소비전력을 낮추는 방향으로 작용하므로, 소비전력이 증가한다는 설명은 마이크로프로세서 도입의 실제 효과와 반대된다.

중앙처리장치의 데이터를 기억장치에 써 넣는 마이크로명령어는 STORE 다.
보기에는 자료를 옮기는 명령 이름이 나열되어 있고, 서로 자료가 오가는 방향으로 갈린다. STORE 는 누산기나 레지스터의 내용을 중앙처리장치 → 기억장치 방향으로 옮겨 저장한다.
LOAD 는 반대로 기억장치 → 중앙처리장치 로 자료를 적재하는 명령이다.
FETCH 는 기억장치에서 명령어를 꺼내 오는 인출 동작을 가리킨다.
TRANSFER 는 레지스터 사이의 일반적인 자료 이동을 뜻하는 말이라, 기억장치에 저장한다는 의미를 특정하지 못한다.

서브루틴의 복귀 주소는 스택(Stack)에 저장된다.
서브루틴을 호출(CALL)하면 복귀할 다음 명령의 주소가 스택에 푸시(push)되고, 서브루틴이 끝나 복귀(RETURN)할 때 이 값을 팝(pop)하여 프로그램 카운터에 되돌려 놓는다.
이런 후입선출 구조 덕분에 서브루틴을 여러 단계로 중첩 호출해도 각 복귀 주소를 순서대로 되찾을 수 있다.

실행 결과로 두 수의 합 = 600 이 출력된다.
코드는 정수형 a, b, tot 를 선언한 뒤 $a = 200$, $b = 400$ 을 대입하고 $tot = a + b = 600$ 을 구한다.
출력문은 큰따옴표 안의 문자열 "두 수의 합 = " 와 서식 지정자 %d, 줄바꿈 문자로 이루어져 있다. 문자열 부분은 적힌 그대로 찍히고 %d 자리에는 인자로 넘긴 변수 tot 의 값이 채워진다.
600 만 출력된다고 보면 큰따옴표 안의 안내 문자열을 빠뜨린 것이다.
tot 라는 변수 이름은 결코 찍히지 않는다. %d 는 변수의 값으로 치환되는 자리이기 때문이다.

누산기(accumulator)는 연산 결과를 일시적으로 저장하는 용도로 쓰인다.
ALU에서 산술·논리 연산을 수행한 결과는 곧바로 누산기에 임시로 담기며, 이어지는 다음 연산의 입력으로 재사용된다.
연산 결과를 일시적으로 삭제한다는 설명은 누산기의 실제 기능과 반대된다.
오퍼레이션 코드를 인출하는 것은 명령 레지스터(IR)의 역할이다.
오퍼레이션의 주소를 저장하는 것은 주소 지정과 관련된 레지스터의 역할이다.

플립플롭으로 구성된 레지스터는 데이터를 기억하는 기능을 수행한다.
플립플롭은 입력이 바뀌기 전까지 상태를 그대로 유지하는 기억 소자이므로, 여러 개를 묶은 레지스터는 CPU 내부에서 데이터나 주소를 임시로 저장하는 역할을 한다.
연산은 산술·논리 연산 회로인 ALU가 담당하는 기능이다.
입력은 외부 데이터를 받아들이는 입력장치의 기능이다.
출력은 처리 결과를 내보내는 출력장치의 기능이다.

자료 단위를 작은 것부터 큰 순서로 나열하면 비트 < 니블 < 바이트 < 하프워드 < 풀워드이다.
비트는 가장 작은 정보 단위이고, 니블은 4비트, 바이트는 8비트로 니블 2개에 해당한다.
이후 여러 바이트가 모여 하프워드가 되고, 하프워드 2개가 모여 풀워드를 이루므로 크기 순서는 비트-니블-바이트-하프워드-풀워드가 된다.

오퍼랜드 값과 프로그램 카운터의 내용을 더해 실제 주소를 구하는 방식은 상대주소 지정 방식이다.
이 방식은 현재 실행 중인 명령의 위치(PC)를 기준으로 상대적인 거리(오프셋)만 지정하므로, 프로그램이 메모리의 어느 위치에 적재되어도 유효하게 동작한다.
직접주소 지정 방식은 오퍼랜드 자체가 유효 주소가 되는 방식이다.
간접주소 지정 방식은 오퍼랜드가 가리키는 기억장소에 실제 주소가 담겨 있는 방식이다.
레지스터주소 지정 방식은 오퍼랜드가 가리키는 레지스터에 유효 주소가 담겨 있는 방식이다.

컴퓨터의 주변장치에 해당하는 것은 보조기억장치이다.
연산장치는 산술·논리 연산을 수행하는 CPU의 핵심 구성 요소이다.
제어장치는 명령어를 해석해 각 장치의 동작을 지시하는 CPU 내부 요소이다.
주기억장치는 CPU가 직접 접근하는 내부 기억장치로 분류된다.
반면 보조기억장치는 디스크 등 외부에서 대용량 데이터를 보관하는 장치로, 중앙처리장치에 딸린 주변장치로 분류된다.

패리티 비트를 포함해 전송 오류를 검사할 수 있는 코드는 ASCII 코드이다.
표준 ASCII 코드는 7비트의 문자 정보에 1비트의 패리티 비트를 추가한 8비트 구조로 사용되어, 전송 중 비트 오류를 검출할 수 있다.
그레이 코드는 인접한 값 사이에 1비트만 바뀌도록 만든 코드로 오류 검출용 패리티 비트와는 무관하다.
EBCDIC 코드는 문자와 숫자를 표현하는 8비트 코드일 뿐 패리티 비트를 기본 구성 요소로 포함하지 않는다.
BCD 코드도 숫자를 이진화한 코드로, 오류 검출용 패리티 비트를 필수로 포함하지는 않는다.

2진수 11001의 1의 보수는 00110이다.
1의 보수는 각 비트를 반전(0↔1)시켜 구한다.
1→0, 1→0, 0→1, 0→1, 1→0으로 바꾸면 $11001 \rightarrow 00110$이 된다.

전달함수는 $\dfrac{R_2C_2s+1}{(R_1+R_2)C_2s+1}$ 이다.
그림에서 입력단자로부터 $R_1$ 이 직렬로 들어가고, 그 뒤 마디에서 $R_2$ 와 $C_2$ 가 직렬로 이어져 하단 도선으로 내려간다. 출력 $e_o$ 는 이 $R_2+C_2$ 가지 양단에서 취하므로 단순한 임피던스 분압이다.
가지 임피던스는 $Z_2=R_2+\dfrac{1}{C_2s}$ 이므로 $\dfrac{E_o(s)}{E_i(s)}=\dfrac{R_2+\dfrac{1}{C_2s}}{R_1+R_2+\dfrac{1}{C_2s}}$ 이고, 분자와 분모에 $C_2s$ 를 곱하면 $\dfrac{R_2C_2s+1}{(R_1+R_2)C_2s+1}$ 로 정리된다.
$R_1+C_2$ 처럼 저항과 정전용량을 직접 더한 항은 차원이 맞지 않아 성립할 수 없고, 분자가 $R_1R_2s$ 인 형태도 $C_2$ 가 빠져 시정수를 이루지 못한다. 2003년 출제 당시 기준.