24년 1회차

A값은 4이다.

반전 증폭기의 이득은 $-\dfrac{40}{20}=-2$이므로 출력 진폭은 $2A$이다. 이상적인 연산증폭기의 출력 임피던스는 0이므로 부하에서 본 내부저항은 $4\,\mathrm{\Omega}$뿐이다.

최대전력 전달 조건에서 $R_{L}=4\,\mathrm{\Omega}$이고, 부하 전압의 진폭은 절반인 $A$이다.
$P=\dfrac{(A/\sqrt{2})^{2}}{R_{L}}=\dfrac{A^{2}}{8}=2\,\mathrm{W}$
$A^{2}=16,\ A=4$

• 2: 최대전력이 $0.5\,\mathrm{W}$가 되어 주어진 값보다 작다.
• 10: 최대전력이 $12.5\,\mathrm{W}$가 되어 주어진 값보다 크다.
• 20: 최대전력이 $50\,\mathrm{W}$가 되어 주어진 값보다 크다.
• 40: 최대전력이 $200\,\mathrm{W}$가 되어 주어진 값보다 크다.

$R_{1}$의 값은 500 kΩ이다.

표시 ‘105’는 $10\times 10^{5}\,\mathrm{pF}=1\,\mathrm{\mu F}$를 뜻한다. 이 회로는 반전형 저역통과 필터로, 차단주파수는 궤환부의 $R_{2}C_{1}$이 정한다.

$\omega_{c}=\dfrac{1}{R_{2}C_{1}}=1\,\mathrm{rad/s}$
$R_{2}=\dfrac{1}{1\times 1\,\mathrm{\mu F}}=1000\,\mathrm{k\Omega}$

저주파 이득의 크기가 2이므로 다음과 같다.
$\dfrac{R_{2}}{R_{1}}=2$
$R_{1}=\dfrac{1000\,\mathrm{k\Omega}}{2}=500\,\mathrm{k\Omega}$

• 100: 이득이 10이 된다.
• 200: 이득이 5가 된다.
• 300: 이득이 약 3.3이 된다.
• 400: 이득이 2.5가 된다.

이 회로의 전달 특성은 $v_{o}=-|v_{i}|$로, 원점에서 양쪽 모두 아래로 내려가는 Λ자 그래프이다.

D1과 D3의 캐소드는 왼쪽 마디에, D2와 D4의 애노드는 오른쪽 마디에 모인다. 따라서 전파 정류된 전류는 항상 왼쪽 마디에서 부하를 지나 오른쪽 마디로 흐른다.

그런데 $v_{o}$의 + 단자는 오른쪽 마디에 있으므로 $v_{i}$의 극성과 무관하게 출력은 0 이하이다.

• 기울기가 음인 직선: 정류가 없는 전달 특성이므로 맞지 않다.
• 기울기가 양인 직선: 정류가 없는 전달 특성이므로 맞지 않다.
• V자 그래프: 출력이 항상 양수이므로 부하 전압 극성이 반대이다.
• 입력이 양수인 쪽에서만 위아래로 갈라지는 그래프: 하나의 입력에 두 출력이 대응하여 전달 특성이 될 수 없다.

전체 전압이득은 120 dB, 대역폭은 450 kHz이다.

다단 증폭기의 전체 이득은 각 단 이득의 곱이다.
$A_v=2000\times500=10^{6}$
$20\log_{10}10^{6}=120\ \mathrm{dB}$

전체 통과대역은 두 단의 통과대역이 겹치는 구간으로 근사한다. 하한은 더 높은 값, 상한은 더 낮은 값을 택한다.
$f_L=50\ \mathrm{kHz},\ f_H=500\ \mathrm{kHz}$
$BW=500-50=450\ \mathrm{kHz}$

• 이득 60 dB와 대역폭 450 kHz의 조합: 대역폭은 맞지만 60 dB는 이득 $10^{3}$배에 해당하므로 틀리다.
• 이득 60 dB와 대역폭 4,995 kHz의 조합: 이득도 틀리고, 대역폭은 가장 낮은 하한과 가장 높은 상한을 잘못 택한 값이다.
• 이득 80 dB와 대역폭 4,500 kHz의 조합: 80 dB는 이득 $10^{4}$배에 해당하고, 대역폭도 겹치는 구간보다 훨씬 넓다.
• 이득 120 dB와 대역폭 4,995 kHz의 조합: 이득은 맞지만 대역폭이 두 단 중 어느 한쪽의 통과대역을 벗어난다.

등가저항은 4 Ω, 등가전압은 15 V이다.

등가저항은 두 전압원을 단락하고 A, B에서 본 저항이다.
$R_{TH}=6\parallel 12=\dfrac{6\times 12}{6+12}=4\,\mathrm{\Omega}$

등가전압은 $R_{L}$을 떼어 낸 개방전압이다. 왼쪽 전원에서 오른쪽 전원으로 흐르는 전류를 구한다.
$I=\dfrac{18-9}{6+12}=0.5\,\mathrm{A}$
$V_{TH}=18-6\times 0.5=15\,\mathrm{V}$

• 등가전압 9: 오른쪽 전원 전압만 취한 값이다.
• 등가전압 12: 개방전압 계산 결과와 맞지 않다.
• 등가저항 4, 등가전압 18: 왼쪽 전원 전압만 취한 값이다.
• 등가저항 6: 왼쪽 저항만 본 값으로, 두 저항의 병렬 합성을 빠뜨렸다.

출력의 최댓값과 최솟값의 합은 -9.3 V이다.

이 회로는 바이어스 클리퍼이다. 12 V를 10 kΩ과 2 kΩ으로 나눈 캐소드 전압을 기준으로 삼고, 도통 전류에 의한 이 전압의 변동은 무시하는 일반적인 근사로 푼다.
$V_{B}=12\times\dfrac{2}{10+2}=2\,\mathrm{V}$

입력이 $2.7\,\mathrm{V}$를 넘으면 다이오드가 도통하여 출력이 제한되고, 그 아래에서는 다이오드가 꺼져 입력이 그대로 나온다.
$V_{\max}=2+0.7=2.7\,\mathrm{V}$
$V_{\min}=-12\,\mathrm{V}$
$V_{\max}+V_{\min}=2.7-12=-9.3\,\mathrm{V}$

• -14.7: 최댓값을 -2.7 V로 잡은 값으로, 기준 전압의 부호가 맞지 않다.
• 0: 입력이 잘리지 않고 그대로 나올 때의 합이다.
• 9.3: 최댓값 12 V와 최솟값 -2.7 V의 합으로, 다이오드 방향을 뒤집은 값이다.
• 14.7: 최댓값 12 V와 최솟값 2.7 V의 합으로, 음의 입력이 그대로 나오는 동작과 맞지 않다.

출력전압은 -5 V이다.

비반전 단자 전압은 $V_{3}$의 분압으로 정해지고, 가상 단락에 의해 반전 단자도 같은 전압이다.
$V_{+}=1.5\times\dfrac{10}{5+10}=1\,\mathrm{V}=V_{-}$

반전 단자에 키르히호프 전류 법칙을 적용한다.
$\dfrac{3-1}{10}+\dfrac{2-1}{10}=\dfrac{1-V_{out}}{20}$
$0.3=\dfrac{1-V_{out}}{20}$
$V_{out}=1-6=-5\,\mathrm{V}$

• -1: 궤환 저항 양단 전압이 2 V가 되어 전류 합과 맞지 않다.
• -2: 궤환 저항 양단 전압이 3 V가 되어 전류 합과 맞지 않다.
• -3: 궤환 저항 양단 전압이 4 V가 되어 전류 합과 맞지 않다.
• -4: 궤환 저항 양단 전압이 5 V가 되어 전류 합과 맞지 않다.

옳은 것은 ㄱ, ㄴ이다.

이 회로는 중간 탭 전파 정류기이다. 권선비 2:1이므로 2차 전체 피크는 50 V이고, 중간 탭 기준 각 권선의 피크는 25 V이다.
$V_{out(peak)}=25-0.7=24.3\,\mathrm{V}$

• ㄱ(옳음): 전파 정류는 반주기마다 출력 펄스가 나오므로 주파수가 입력의 2배인 120 Hz이다.
• ㄴ(옳음): 출력 피크는 25 V에서 다이오드 강하를 뺀 24.3 V이다.
• ㄷ(틀림): 음의 반주기 피크에 D1 애노드는 -25 V, 캐소드는 +24.3 V이므로 역방향 피크 전압은 49.3 V이다.
• ㄹ(틀림): D1이 개방되면 D2만 도통해 반파 정류가 되지만, 부하에는 여전히 양의 펄스가 나타난다.

옳지 않은 설명은 전가산기가 자리올림수를 처리하지 못한다는 내용이다.

전가산기는 아랫자리에서 올라온 자리올림수 $C_{\mathrm{in}}$까지 입력으로 받아 더한다. 자리올림 입력이 없는 회로는 반가산기이다.

• 입력 A, B, Cin과 출력 Sum, Carry-out을 가진다는 설명은 전가산기의 구성 그대로이다.
• 합 출력은 세 입력의 XOR이므로 $S=C_{\mathrm{in}}\oplus(A\oplus B)$가 맞다.
• 자리올림 출력은 $C_{\mathrm{out}}=C_{\mathrm{in}}(A\oplus B)+AB$로 표현되어 맞다.
• 반가산기 두 개의 자리올림 출력을 OR 게이트로 묶으면 전가산기가 되므로 맞다.

진폭과 위상을 동시에 바꾸는 방식은 QAM이다.

QAM은 서로 직교하는 두 반송파를 각각 진폭 변조해 합성한다. 그 결과 심벌마다 진폭과 위상이 함께 달라진다.

• FSK는 반송파의 주파수를 바꾸는 방식이다.
• QPSK는 진폭은 일정하게 두고 위상만 네 가지로 바꾸는 방식이다.
• ASK는 반송파의 진폭만 바꾸는 방식이다.
• PSK는 반송파의 위상만 바꾸는 방식이다.

설명에 해당하는 이론은 나이퀴스트 정리(표본화 정리)이다.

신호의 최대 주파수를 $f_m$이라 할 때 표본화 주파수가 $f_s\ge2f_m$을 만족하면 원 신호를 복원할 수 있다. 이 기준이 되는 $2f_m$을 나이퀴스트 율이라 한다.

• 푸리에 변환은 신호를 주파수 성분으로 분해하는 변환이다.
• 라플라스 변환은 시간 함수를 복소 주파수 영역으로 옮기는 변환으로, 주로 회로·시스템 해석에 쓰인다.
• 필터 이론은 특정 주파수 대역을 통과시키거나 차단하는 회로의 설계 이론이다.
• 앨리어싱은 기준보다 낮게 표본화할 때 스펙트럼이 겹쳐 왜곡되는 현상으로, 이론이 아니라 현상이다.

제시된 특성의 노이즈는 화이트 노이즈이다.

모든 주파수에서 전력 스펙트럼 밀도가 같아 스펙트럼이 평탄하다는 것이 화이트 노이즈의 정의이며, 열 잡음의 모델로 널리 쓰인다.

• 샷 노이즈는 전하 운반자가 전위장벽을 불연속적으로 넘을 때 생기는 전류 요동이다.
• 플리커 노이즈는 주파수에 반비례해 저주파에서 커지는 $1/f$ 잡음으로, 스펙트럼이 평탄하지 않다.
• 버스트 노이즈는 신호 레벨이 불규칙하게 계단처럼 뛰는 저주파 잡음이다.
• 페이즈 노이즈는 발진기 등에서 신호의 위상이 시간에 따라 흔들리는 현상이다.

출력은 $Y=\overline{A+B}$로, NOR 동작이다.

입력을 묶은 NAND는 NOT으로 동작하므로 앞단 출력은 $\bar{A}$, $\bar{B}$이다. 가운데 NAND에 드모르간 법칙을 적용한다.
$\overline{\bar{A}\cdot\bar{B}}=A+B$

마지막 NAND도 입력이 묶여 NOT이므로 $Y=\overline{A+B}$이다.

• $AB$: 입력이 모두 1일 때 1이지만 이 회로의 출력은 0이다.
• $A+B$: 마지막 NOT을 빠뜨린 결과이다.
• $\bar{A}+\bar{B}$: NAND 게이트 하나의 출력이다.
• 배타적 논리합: 입력이 모두 0일 때 0이지만 이 회로의 출력은 1이다.

옳지 않은 설명은 아스키 코드의 맨 앞 비트를 디지트 비트라고 한 내용이다.

7비트 아스키 코드는 앞쪽 3비트가 존(zone) 비트, 뒤쪽 4비트가 디지트 비트이다. 8비트로 전송할 때는 맨 앞에 패리티 비트를 덧붙이기도 한다.

• BCD 코드는 10진수 각 자리를 4비트로 나타내므로 4는 0100, 2는 0010이 되어 맞다.
• 그레이 코드는 자리별 가중치가 없고 인접한 값이 한 비트만 달라 아날로그-디지털 변환기 등에 쓰인다.
• 해밍 코드는 오류를 검출할 뿐 아니라 수정할 수 있는 코드이다.
• EBCDIC은 IBM사가 제안한 코드로, 8비트로 한 문자를 표현한다.

p형 반도체의 도핑 원소는 알루미늄, 붕소, 갈륨, 인듐이다.

4가 원소인 실리콘에 최외각 전자가 3개인 3족(13족) 억셉터를 넣으면 정공이 생겨 p형이 된다.

• 알루미늄(Al)은 3족 원소이므로 포함한다.
• 붕소(B)는 3족 원소이므로 포함한다.
• 갈륨(Ga)은 3족 원소이므로 포함한다.
• 인듐(In)은 3족 원소이므로 포함한다.
• 비소(As)는 5족 도너이므로 n형을 만든다.
• 인(P)은 5족 도너이므로 n형을 만든다.
• 안티모니(Sb)는 5족 도너이므로 n형을 만든다.

$v$는 125 V, $i$는 5 A이다.

모든 소자가 두 마디 사이에 병렬로 연결되어 있으므로 전류원을 합치고 저항을 합성한다. 6 A 전류원은 방향이 반대이다.
$I=9+7-6=10\,\mathrm{A}$
$G=\dfrac{1}{50}+\dfrac{1}{25}+\dfrac{1}{50}=0.08\,\mathrm{S}$

전압과 전류는 다음과 같다.
$v=\dfrac{I}{G}=\dfrac{10}{0.08}=125\,\mathrm{V}$
$i=\dfrac{125}{25}=5\,\mathrm{A}$

• $v$ 125, $i$ 10: 전류가 옴의 법칙과 맞지 않다.
• $v$ 200, $i$ 15: 전압이 전류원 합과 합성 저항의 곱과 다르고, 전류도 옴의 법칙과 맞지 않다.
• $v$ 250, $i$ 5: 전압이 2배이고 전류도 옴의 법칙과 맞지 않다.
• $v$ 250, $i$ 10: 합성 저항을 25 Ω으로 잘못 잡은 값이다.

옳지 않은 설명은 클럭 신호 없이 자유롭게 데이터를 변경할 수 있다는 내용이다.

플립플롭은 입력이 바뀌어도 클럭 신호에 동기되어 출력 상태가 바뀌는 소자이다. 그 사이에는 이전 상태를 저장한다.

• NOR 게이트형 RS 플립플롭은 S=1, R=1이면 두 출력이 함께 0이 되어 금지 상태이다.
• JK 플립플롭은 입력 조합에 따라 세트, 리셋, 토글 동작을 한다.
• D 플립플롭은 클럭에 맞춰 입력 D의 값을 출력 Q로 옮긴다.
• T 플립플롭은 JK 플립플롭의 J와 K 입력을 하나로 묶어 만들 수 있다.

간략화한 논리식은 $\bar{B}\,\bar{D}+\bar{B}\,\bar{C}$이다.

1은 AB가 00, 10인 행에만 있으므로 모두 $B=0$이다. 이 두 행은 맵의 위아래 끝이라 서로 인접한다.

CD가 00, 10인 네 칸은 $\bar{B}\,\bar{D}$로 묶이고, CD가 00, 01인 네 칸은 $\bar{B}\,\bar{C}$로 묶인다. 이 두 묶음이 1을 모두 덮는다.

• $\bar{A}\,C\,\bar{D}$를 더한 세 항의 식: 이 항은 AB=01, CD=10까지 포함해 맵에 없는 1을 만든다.
• $\bar{B}\,\bar{D}+\bar{A}\,C\,\bar{D}$: CD=01의 1을 덮지 못한다.
• $\bar{B}\,\bar{C}+\bar{A}\,C\,\bar{D}$: AB=10, CD=10의 1을 덮지 못한다.
• $\bar{A}\,C\,\bar{D}$ 단독: 대부분의 1을 덮지 못한다.

$v_{c}(\ln 2)$는 5 V이다.

스위치가 a에 충분히 오래 있어 정상상태였다고 보면 커패시터는 개방이고, 전압은 $R_{1}$, $R_{3}$의 분압이다.
$v_{c}(0)=8\times\dfrac{3}{1+3}=6\,\mathrm{V}$

b로 전환한 뒤의 최종값과 시정수는 다음과 같다.
$v_{c}(\infty)=8\times\dfrac{1}{1+1}=4\,\mathrm{V}$
$\tau=(1\,\mathrm{k\Omega}\parallel 1\,\mathrm{k\Omega})\times 2\,\mathrm{mF}=1\,\mathrm{s}$

따라서 전압은 다음과 같다.
$v_{c}(t)=4+(6-4)e^{-t}$
$v_{c}(\ln 2)=4+2\times\dfrac{1}{2}=5\,\mathrm{V}$

• 2: 초깃값과 최종값의 차이로, 변화량일 뿐이다.
• 4: 시간이 충분히 지난 최종값이다.
• 6: 전환 직전의 초깃값이다.
• 8: 전원 전압으로, 커패시터 전압이 도달하지 않는 값이다.

출력전압의 실횻값은 $\sqrt{5}\,\mathrm{V}$이다.

이 회로는 커패시터 양단을 출력으로 하는 RC 저역통과 필터로, 이득 크기는 다음과 같다.
$|H(\omega)|=\dfrac{1}{\sqrt{1+(\omega/\omega_{c})^{2}}}$

$\omega=2\omega_{c}$를 대입한다.
$|H|=\dfrac{1}{\sqrt{1+4}}=\dfrac{1}{\sqrt{5}}$
$V_{o}=\dfrac{5}{\sqrt{5}}=\sqrt{5}\,\mathrm{V}$

• 5: 입력이 감쇠 없이 통과한 값이다.
• $5\sqrt{5}$: 감쇠 대신 $\sqrt{5}$배를 곱한 값이다.
• $5\sqrt{2}$: 입력보다 커져 수동 RC 회로에서 나올 수 없다.
• $\dfrac{5}{\sqrt{2}}$: 입력 주파수가 차단주파수와 같을 때의 값이다.