7급 국가직 전자회로 기출문제 전 회차를 한 권으로 — PDF 전자책(문제집·정답해설집)

24년 1회차

총 25문항 · 객관식 · A4 약 1장

1 / 1

A4정답 포함← → 키 · 드래그로 넘김

7급 국가직 전자회로 기출문제모두CBT · moducbt.com

24년 1회차

총 25문항 · 객관식 · 정답·해설 포함

문제 1

어떤 시스템의 입력전압과 입력전력이 각각 1,000 [V]와 10,000 [W]이고 출력임피던스와 출력전력은 각각 20 [Ω]과 500 [W]일 때, 이 시스템의 전압이득[dB]은?

1－10

2－20

3－30

4－40

정답 및 해설

출력전압이 입력전압의 0.1배이므로 전압이득은 －20 dB이다.

출력전력과 출력임피던스로 출력전압을 구한다.
$\mathrm{V_{out}}=\sqrt{\mathrm{P_{out}}\,\mathrm{R_{out}}}=\sqrt{500\times 20}=100\,\mathrm{V}$

전압비를 20 log로 환산한다.
$\mathrm{A_v}=20\log_{10}\dfrac{100}{1000}=20\log_{10}0.1=-20\,\mathrm{dB}$

전압이득은 전력비가 아니라 전압비로 구하므로 입력전력은 계산에 직접 쓰이지 않는다. 전력비로 계산하면 $10\log_{10}\dfrac{500}{10000}\approx -13\,\mathrm{dB}$ 가 되어 보기와 맞지 않는다.

문제 2

그림 (a) 연산증폭기 회로의 전압이득 A_v ＝

\dfrac{\mathrm{V_{out}}}{\mathrm{V_{in}}}

에 대한 보드선도(bode plot)가 그림 (b)와 같을 때, 커패시턴스 C[μF]는? (단, 저항 R₁ ＝ R₂ ＝ R₃ ＝ 1 [kΩ]이고 연산증폭기는 이상적이다)

\dfrac{1}{2\pi}

\dfrac{1}{\pi}

정답 및 해설

커패시턴스는 $1\,\mu\mathrm{F}$ 이다.

입력 RC 저역통과단의 극점이 보드선도의 꺾임 주파수이다.
$f_p=\dfrac{1}{2\pi R_1C}=\dfrac{1}{2\pi}\,\mathrm{kHz}$

따라서 $R_1C=10^{-3}\,\mathrm{s}$ 이고 $R_1=1\,\mathrm{k\Omega}$ 이므로 $C=10^{-6}\,\mathrm{F}$ 이다. 뒤의 비반전 증폭단은 평탄 이득 $1+R_2/R_3=2$ 만 정할 뿐 꺾임 주파수에는 영향이 없다.

$\dfrac{1}{2\pi}$ : 꺾임 주파수의 $2\pi$ 를 커패시턴스에 그대로 옮긴 값이다.
$\dfrac{1}{\pi}$ : 같은 혼동에 이득 2를 곱한 값이다.
3: 꺾임 주파수가 $\dfrac{1}{6\pi}\,\mathrm{kHz}$ 로 낮아져 보드선도와 맞지 않는다.

문제 3

다음 연산증폭기 회로에서 대역폭[MHz]은? (단, 연산증폭기는 개방루프 이득이 50 [dB]이고, 0 [dB] 이득을 갖는 주파수는 3 [MHz]이며, 그 외의 특성은 이상적이다)

10.03

20.3

430

정답 및 해설

대역폭은 0.03 MHz이다.

비반전 증폭기의 폐루프 이득은 $A_f=1+\dfrac{297}{3}=100$ 이다.

0 dB 이득 주파수가 3 MHz 이므로 이득-대역폭 곱이 3 MHz로 일정하다.
$BW=\dfrac{3\,\mathrm{MHz}}{100}=0.03\,\mathrm{MHz}$

0.3 MHz: 폐루프 이득을 10으로 잘못 잡은 값이다.
3 MHz: 단위 이득 주파수 자체로, 이득 1일 때의 대역폭이다.
30 MHz: 단위 이득 주파수 3 MHz 보다 커서 이득 100 에서는 나올 수 없다.

문제 4

다음 논리회로를 최소 형태로 간소화한 것은?

1[그림]

2[그림]

3[그림]

4[그림]

정답 및 해설

최소 형태는 4입력 OR 게이트, 즉 $Y=A+B+C+D$ 이다.

반전된 세 입력의 AND 를 다시 반전하면 드모르간 정리로 $X=\overline{\overline{A}\,\overline{B}\,\overline{C}}=A+B+C$ 가 된다.

출력은 $Y=X+X\cdot C+D$ 이고 흡수 법칙으로 $X+XC=X$ 이므로 $Y=A+B+C+D$ 이다.

4입력 NAND: $\overline{ABCD}$ 로 전혀 다른 함수이다.
4입력 NOR: 구한 식의 보수이다.
4입력 AND: 모든 입력이 1일 때만 1이 되어 맞지 않는다.

문제 5

다음 리미터(limiter) 회로에서 입력전압 V_in이 10 [V_rms]일 때, 출력전압 V_out의 최댓값이 6 [V] 이상인 회로는? (단, 다이오드의 순방향 전압 V_D ＝ 0.7 [V], 제너 다이오드의 제너전압 V_Z ＝ 4.5 [V]이다)

1[그림]

2[그림]

3[그림]

4[그림]

정답 및 해설

출력 최댓값이 6 V 이상인 회로는 애노드가 접지 쪽, 캐소드가 출력 쪽인 다이오드 한 개를 병렬로 둔 회로이다.

입력 최댓값은 $V_p=10\sqrt{2}\approx14.1\,\mathrm{V}$ 이다. 이 다이오드는 출력이 $-0.7\,\mathrm{V}$ 아래로 내려갈 때만 도통하므로 양의 반주기는 제한되지 않아 약 14.1 V 까지 나온다.

애노드가 출력 쪽인 다이오드: 양의 반주기를 0.7 V 로 제한한다.
역병렬 다이오드 두 개: 양·음 모두 ±0.7 V 로 제한한다.
역직렬 제너 두 개: $V_Z+V_D=5.2\,\mathrm{V}$ 에서 제한되어 6 V 에 못 미친다.

문제 6

다음 논리회로에서 출력 Y의 논리식은?

\overline{\mathrm{A}}+\overline{\mathrm{B}}\cdot\overline{\mathrm{C}}\cdot\overline{\mathrm{D}}

\mathrm{A}\cdot(\mathrm{B}+\mathrm{C}+\mathrm{D})

\overline{\mathrm{A}\cdot(\mathrm{B}+\mathrm{C}+\mathrm{D})}

\overline{\mathrm{A}+\mathrm{B}\cdot\mathrm{C}\cdot\mathrm{D}}

정답 및 해설

출력은 $Y=\overline{A+B\cdot C\cdot D}$ 이다.

CMOS 게이트는 풀다운 NMOS 망이 도통하는 조건의 보수가 출력이다. 풀다운 망은 A 트랜지스터와 B·C·D 직렬 경로가 병렬이므로 도통 조건은 $A+BCD$ 이다.

풀업 PMOS 망도 A 와 (B∥C∥D)의 직렬로, 위 풀다운의 쌍대 구조와 일치한다.

$\overline{A}+\overline{B}\cdot\overline{C}\cdot\overline{D}$ : 각 변수만 반전한 것으로 드모르간 변환이 틀렸다.
$A\cdot(B+C+D)$ : 풀업 망 구조를 반전 없이 읽은 식이다.
$\overline{A\cdot(B+C+D)}$ : 직렬·병렬 관계를 뒤바꾸어 읽은 식이다.

문제 7

다음 회로에서 다이오드는 비선형으로 동작한다. 반송파 주파수 10 [MHz] 부근에서 변조가 발생하기 위한 커패시터 C[pF]는? (단, c(t)는 반송파 신호, s(t)는 변조 신호, m(t)는 피변조 신호를 나타내며, s(t)의 주파수는 c(t)의 주파수보다 매우 낮다)

\dfrac{50}{\pi^2}

\dfrac{250}{\pi^2}

\dfrac{10}{\pi}

\dfrac{400}{\pi}

정답 및 해설

커패시터는 $\dfrac{250}{\pi^2}\,\mathrm{pF}$ 이다.

다이오드 뒤의 병렬 LC 탱크가 반송파 주파수에서 공진해야 피변조 성분만 골라낸다.
$f_0=\dfrac{1}{2\pi\sqrt{LC}}=10\,\mathrm{MHz}$

$C=\dfrac{1}{(2\pi\times10^{7})^2\times10^{-5}}=\dfrac{10^{-9}}{4\pi^2}\,\mathrm{F}$
이므로 $C=\dfrac{1000}{4\pi^2}=\dfrac{250}{\pi^2}\,\mathrm{pF}$ 이다.

$\dfrac{50}{\pi^2}$ : 공진 주파수가 $10\sqrt{5}\,\mathrm{MHz}$ 로 높아져 반송파와 맞지 않는다.
$\dfrac{10}{\pi}$ , $\dfrac{400}{\pi}$ : $C=\dfrac{1}{\omega^2L}$ 에는 $\pi^2$ 이 남으므로 나올 수 없는 형태이다.

문제 8

반도체 소자의 전류 흐름에 대한 설명으로 옳지 않은 것은?

1순방향 바이어스에서 동작하는 다이오드는 주로 확산(diffusion) 현상에 의해서 전류가 흐른다.

2선형 영역에서 동작하는 MOS 트랜지스터는 주로 채널영역의 확산 현상에 의해서 전류가 흐른다.

3역방향 바이어스에서 동작하는 다이오드는 공핍층을 지나는 열생성 소수 캐리어(minority carrier)의 움직임에 의한 전류가 흐른다.

4순방향 활성(active) 영역에서 동작하는 바이폴라접합트랜지스터의 베이스 영역에서 소수 캐리어가 움직이는 것은 주로 확산 현상에 의한 것이다.

정답 및 해설

선형(트라이오드) 영역의 MOS 트랜지스터 전류는 확산이 아니라 드리프트(drift)에 의해 흐르므로, 확산이 주된 기구라는 설명이 옳지 않다.

선형 영역에서는 반전층 채널이 소스부터 드레인까지 형성되고, 드레인－소스 전압이 만드는 수평 전계가 채널 캐리어를 끌어 전류가 흐른다. 확산 전류가 지배적인 것은 문턱 이하(subthreshold) 영역이다.

순방향 바이어스 다이오드: 전위장벽이 낮아져 캐리어가 상대 영역으로 주입되고, 농도 기울기에 의한 확산 전류가 주를 이루므로 옳다.
역방향 바이어스 다이오드: 공핍층 부근에서 열생성된 소수 캐리어가 공핍층 전계에 실려 흐르는 작은 역포화 전류가 생기므로 옳다.
순방향 활성 영역 BJT: 이미터에서 주입된 소수 캐리어가 얇은 베이스를 농도 기울기에 따라 확산으로 건너 컬렉터에 도달하므로 옳다.

문제 9

다음 제너 다이오드 정전압 회로에 대한 설명으로 옳은 것은?

1제너 다이오드의 순방향 바이어스 특성을 이용하는 회로이다.

2부하저항(R_L)에 흐르는 전류가 변할 때 출력전압(V_out)의 변화를 이용하는 회로이다.

3부하저항에 흐르는 전류의 크기가 계속 증가하면 제너 다이오드는 제너항복(Zener breakdown) 영역에서 벗어난다.

4입력전압(V_in)의 변화에 대해 출력전압의 변화가 작기 위해서는 제너 다이오드의 내부저항이 커야 한다.

정답 및 해설

부하 전류가 계속 증가하면 제너 다이오드가 항복 영역에서 벗어난다는 설명이 옳다.

직렬저항 전류는 거의 일정하고 제너 전류와 부하 전류가 이를 나눠 가진다. 부하 전류가 커지면 제너 전류가 줄어 무릎 전류 아래로 떨어지면 정전압 동작을 잃는다.

순방향 바이어스 이용: 제너 정전압 회로는 역방향 항복 특성을 이용한다.
부하 전류에 따른 출력 변화 이용: 오히려 출력 전압을 일정하게 유지하는 것이 목적이다.
내부저항이 커야 함: 내부저항이 작아야 입력 변화에 대한 출력 변화가 작다.

문제 10

다음 증폭기 회로에서 C₂를 포함하는 바이패스 RC 회로의 차단 주파수를 결정하는 데 관여하지 않는 소자는? (단, 바이폴라접합 트랜지스터 Q의 교류이미터 저항 r_e′은 임의의 상수이고, 입력전압 V_in의 주파수는 충분히 낮다)

1R_S

2R₁

3R_C

4R_E

정답 및 해설

차단 주파수에 관여하지 않는 소자는 컬렉터 저항이다.

바이패스 커패시터가 보는 등가저항은 이미터 저항과 이미터 쪽에서 본 트랜지스터 저항의 병렬이다.
$R_{th}=R_E\parallel\left(r_e'+\dfrac{R_S\parallel R_1\parallel R_2}{\beta}\right)$

따라서 $f_c=\dfrac{1}{2\pi R_{th}C_2}$ 에는 베이스 쪽 저항과 이미터 저항만 들어가고 컬렉터 쪽 소자는 빠진다.

신호원 저항: 베이스 쪽 등가저항으로 반영된다.
바이어스 저항: 신호원 저항과 병렬로 반영된다.
이미터 저항: 커패시터와 직접 병렬이다.

문제 11

다음 발진회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이며, R₁ ＝ R₂ ＝ R, C₁ ＝ C₂ ＝ C이다)

1발진주파수는

\mathrm{f_r}=\dfrac{1}{2\pi\sqrt{\mathrm{RC}}}

이다.

2R₁, R₂, C₁, C₂는 진상－지상 회로를 구성한다.

3발진을 위해서 정귀환(positive feedback) 루프의 위상천이가 n × 360 °(n은 정수)이어야 한다.

4발진을 위해서 R₃ ＝ 2R₄가 되어야 한다.

정답 및 해설

옳지 않은 것은 발진주파수를 $\dfrac{1}{2\pi\sqrt{RC}}$ 로 쓴 설명이다.

이 회로는 빈 브리지 발진기이며 R·C 가 같을 때 발진주파수는 $f_r=\dfrac{1}{2\pi RC}$ 이다. 제곱근은 LC 공진식의 형태이다.

진상-지상 회로: 직렬 RC 와 병렬 RC 가 진상-지상 회로를 이루어 옳다.
위상천이 $n\times360^\circ$ : 바크하우젠 위상 조건으로 옳다.
$R_3=2R_4$ : 궤환 감쇠 1/3 을 보상하는 이득 $1+R_3/R_4=3$ 조건으로 옳다.

문제 12

다음 회로에서 전압이득

\dfrac{\mathrm{V_{out}}}{\mathrm{V_{in1}}}

은? (단, 연산증폭기는 이상적이고, V_in1 ＝ 1.2V_in2, 2R₁ ＝ R₂ ＝ R₆, 2R₃ ＝ R₄, R₅ ＝ 20R₆이다)

\dfrac{1}{6}

\dfrac{1}{3}

\dfrac{2}{3}

\dfrac{5}{6}

정답 및 해설

전압이득은 $\dfrac{1}{3}$ 이다.

비반전 입력 전압은 $V_+=\dfrac{R_4}{R_3+R_4}V_{in1}=\dfrac{2}{3}V_{in1}$ 이다.

차동 증폭식에 $R_2/R_1=2$ 를 넣으면
$V_{out}=\left(1+2\right)\dfrac{2}{3}V_{in1}-2V_{in2}=2V_{in1}-\dfrac{2}{1.2}V_{in1}=\dfrac{1}{3}V_{in1}$

출력단의 두 저항은 이상적 연산증폭기 출력에 걸린 부하라 이득에 영향이 없다.

$\dfrac{2}{3}$ : 비반전 입력의 분압비만 남기고 증폭·차감을 빠뜨린 값이다.
$\dfrac{1}{6}$ , $\dfrac{5}{6}$ : 주어진 저항비와 입력비를 대입하면 나오지 않는 값이다.

문제 13

다음 회로에서 이미터저항 R_E가 소비하는 전력[mW]은? (단, 각 바이폴라접합트랜지스터의 베이스－이미터 전압은 V_BE ＝ 0.7 [V]이고, 전류이득 β는 충분히 크다)

1260

2420

31675

42050

정답 및 해설

이미터저항 소비전력은 260 mW이다.

베이스 전류를 무시하면 분압 전압은 $V_B=12\times\dfrac{11}{22+11}=4\,\mathrm{V}$ 이다.

달링턴 연결이라 베이스-이미터 전압 강하가 두 번 생긴다.
$V_E=4-2\times0.7=2.6\,\mathrm{V}$
$P=\dfrac{2.6^2}{26}=0.26\,\mathrm{W}$

420 mW: 베이스-이미터 강하를 한 번만 빼 3.3 V 로 계산한 값이다.
1675 mW: 분압 저항을 뒤바꿔 베이스 전압을 8 V 로 잡고 강하 두 번을 뺀 6.6 V 로 계산한 값이다.
2050 mW: 같은 8 V 에서 강하를 한 번만 뺀 7.3 V 로 계산한 값이다.

문제 14

그림 (a)에 주어진 카르노 맵을 그림 (b)의 NAND 게이트만으로 구현할 때, 그림 (b)의 입력 (가) ～(다)에 들어갈 것으로 바르게 연결한 것은?

CD＼AB	00	01	11	10
00	1	1	0	1
01	X	1	0	1
11	0	0	X	0
10	1	X	0	1

(a)

(b)
(가) (나) (다)

\overline{\mathrm{A}}\quad \overline{\mathrm{D}}\quad \overline{\mathrm{D}}

\overline{\mathrm{A}}\quad \overline{\mathrm{D}}\quad \overline{\mathrm{C}}

\overline{\mathrm{B}}\quad \overline{\mathrm{A}}\quad \overline{\mathrm{C}}

\overline{\mathrm{B}}\quad \overline{\mathrm{C}}\quad \overline{\mathrm{D}}

정답 및 해설

(가)~(다)에는 $\overline{B},\ \overline{C},\ \overline{D}$ 가 들어간다.

카르노 맵을 묶으면 $Y=\overline{B}\,\overline{C}+\overline{A}\,\overline{C}+\overline{B}\,\overline{D}$ 이다. NAND-NAND 구조는 곱의 합을 그대로 구현하므로 첫 게이트 입력이 $\overline{B}\,\overline{C}$ , 셋째 게이트 입력이 $\overline{B}\,\overline{D}$ 가 된다.

$\overline{A},\overline{D},\overline{D}$ : AB=10, CD=01 칸이 0이 되어 맵과 다르다.
$\overline{A},\overline{D},\overline{C}$ : AB=10, CD=10 칸이 0이 되어 맵과 다르다.
$\overline{B},\overline{A},\overline{C}$ : AB=10, CD=10 칸이 0이 되어 맵과 다르다.

문제 15

다음 회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이다)

1제너 다이오드 D는 기준 전압을 제공한다.

2출력전압이 변하면, 바이폴라접합트랜지스터 Q의 전류는 출력전압을 일정하게 유지하도록 제어된다.

3연산증폭기는 반전증폭기로 동작하여 오차를 검출하는 역할을 한다.

4직렬형 전압조정기이다.

정답 및 해설

옳지 않은 것은 연산증폭기가 반전증폭기로 동작한다는 설명이다.

제너 기준전압이 비반전 입력에, 출력 분압 전압이 반전 입력에 들어가 비반전 증폭기 형태의 오차 증폭기로 동작한다. 출력은 $V_{out}=V_Z\left(1+\dfrac{R_2}{R_3}\right)$ 로 유지된다.

제너 기준 전압: 저항으로 바이어스된 제너가 기준 전압을 준다.
트랜지스터 전류 제어: 오차에 따라 패스 트랜지스터 전류가 조절되어 출력을 일정하게 한다.
직렬형: 트랜지스터가 입력과 출력 사이에 직렬로 놓인 직렬형 조정기이다.

문제 16

그림 (a) 바이폴라접합트랜지스터 증폭기의 전압이득 A_v ＝

\dfrac{\mathrm{V_{out}}}{\mathrm{V_{in}}}

에 대한 보드선도(bode plot)를 그림 (b)에 나타내고 있다. 이 증폭기에서 입력전압 V_in ＝ 0.01 [V]를 인가하면 출력전압 V_out ＝ 2 [V]가 출력될 때, 인가된 입력신호의 주파수 범위로 옳은 것은?

1f₁

2f₂

3f₃

4f₄

정답 및 해설

입력 주파수는 이득이 40~60 dB 사이로 올라가는 구간이다.

전압이득은 $\dfrac{2}{0.01}=200$ 이고 데시벨로 $20\log200\approx46\,\mathrm{dB}$ 이다.

보드선도에서 46 dB는 40 dB 꺾임점과 60 dB 중역 시작점 사이에서만 나타난다.

$f_1$ : 이득이 0 dB 미만이다.
$f_2$ : 이득이 0~40 dB 이다.
$f_4$ : 중역 이득 60 dB(1000배)로 출력이 10 V 가 된다.

문제 17

고주파 대역의 신호대잡음비(SNR)를 개선하기 위해 다음과 같은 프리엠퍼시스(pre-emphasis) 회로를 사용할 때, 저주파 대비 고주파에서 전압이득

\dfrac{\mathrm{V_{out}}}{\mathrm{V_{in}}}

은 몇 배 향상되는가? (단, 저주파는

\omega\rightarrow 0

, 고주파는

\omega\rightarrow\infty

이다)

116

정답 및 해설

고주파 이득은 저주파의 2배이다.

저주파에서는 커패시터가 개방되어 두 저항의 분압이 된다.
$\dfrac{V_{out}}{V_{in}}=\dfrac{R}{R+R}=\dfrac{1}{2}$

고주파에서는 커패시터가 단락되어 직렬 저항이 무시되므로 이득이 1이 된다. 비는 $1\div\dfrac{1}{2}=2$ 이다.

4배: 이득을 전력비로 제곱한 값이다.
8배·16배: 회로 구성으로 나올 수 없는 값이다.

문제 18

다음 하틀리(Hartley) 발진기 회로에서 발진주파수 f ＝

\dfrac{1}{2\pi}

[MHz]가 되기 위한 L₁[μH]은? (단, MOSFET M의 전달 컨덕턴스 g_m ＝ 9 [mS], C ＝1 [μF], R_L ＝ 1 [kΩ]이다)

10.01

20.1

410

정답 및 해설

인덕턴스는 $L_1=0.1\,\mu\mathrm{H}$ 이다.

발진주파수 $f=\dfrac{1}{2\pi\sqrt{(L_1+L_2)C}}=\dfrac{1}{2\pi}\,\mathrm{MHz}$ 에서 $\omega=10^{6}$ 이므로
$L_1+L_2=\dfrac{1}{10^{12}\times10^{-6}}=1\,\mu\mathrm{H}$

이득 조건은 증폭기 이득이 궤환율의 역수와 같아야 하므로 $g_mR_L=\dfrac{L_2}{L_1}=9$ 이다. 두 식에서 $L_1=0.1\,\mu\mathrm{H}$ , $L_2=0.9\,\mu\mathrm{H}$ 이다.

0.01 μH: 합 조건과 이득 조건을 함께 만족하지 못한다.
1 μH: 전체 인덕턴스를 한쪽에 몰아 이득 조건이 깨진다.
10 μH: 합 1 μH 조건을 넘는다.

문제 19

어떤 증폭기의 전압이득 A_v 주파수 특성은 f_p에서 1개의 극점(pole)과 f_z에서 1개의 영점(zero)을 가진다. 이 증폭기가 f_p < f_t < f_z의 조건을 만족할 때, A_v의 주파수 특성으로 가장 옳은 것은? (단, f_t는 단위 이득대역폭이다)

1[그림]

2[그림]

3[그림]

4[그림]

정답 및 해설

옳은 특성은 저주파 평탄 → 극점에서 −20 dB/dec 감소 → 단위 이득 주파수에서 0 dB 통과 → 영점 이후 평탄인 곡선이다.

극점은 기울기를 −20 dB/dec 만큼, 영점은 +20 dB/dec 만큼 바꾼다. 극점이 먼저 오므로 이득이 줄어들다가 단위 이득 주파수에서 0 dB 를 지나고, 영점에서 기울기가 0 으로 돌아온다.

감소하다가 단위 이득 주파수부터 증가하는 곡선: 그 주파수에는 극점·영점이 없어 기울기가 바뀔 수 없다.
극점부터 +20 dB/dec 로 증가하는 곡선: 극점에서 기울기가 오히려 올라가 극점의 성질과 반대이다.
극점부터 증가했다가 단위 이득 주파수에서 감소하는 곡선: 극점에서 기울기가 올라가고 극점·영점이 없는 곳에서 다시 꺾여 맞지 않는다.

문제 20

다음 C급 전력증폭기 회로에 대한 설명으로 옳지 않은 것은? (단, R_c는 코일저항과 부하저항 R_L의 병렬합성저항이다)

1이상적인 경우에 최대효율은 약 100 %이다.

2출력전압의 피크－피크 전압 V_pp는 약 2 V_CC이다.

3최대 출력전력(maximum output power)은 약

\dfrac{\mathrm{V_{CC}^2}}{\mathrm{R_c}}

이다.

4주파수 곱셈기(frequency multiplier)로 동작시킬 수 있다.

정답 및 해설

옳지 않은 것은 최대 출력전력이 $\dfrac{V_{CC}^2}{R_c}$ 라는 설명이다.

탱크 회로 출력 진폭의 최댓값은 약 $V_{CC}$ 이므로 정현파 실효값으로 계산하면
$P_{max}=\dfrac{V_{CC}^2}{2R_c}$ 이다.

최대효율 약 100 %: 도통각이 매우 좁아지는 이상적 극한에서 옳다.
피크-피크 약 $2V_{CC}$ : 탱크가 전원 전압을 중심으로 진동하므로 옳다.
주파수 곱셈기: 탱크를 고조파에 동조시키면 가능하므로 옳다.

문제 21

다음 D급 전력증폭기 회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이다)

1V_A > V_T일 때, V_C는 －V_CC이다.

2V_A > V_T일 때, M₁은 도통(ON), M₂는 차단(OFF)된다.

3V_A < V_T일 때, V_o는 대략 ＋V_DD이다.

4V_C ＝＋V_CC일 때, M₁은 차단, M₂는 도통된다.

정답 및 해설

옳지 않은 것은 $V_A$ 라는 설명이다.

$V_A$ 는 반전 입력, $V_T$ 는 비반전 입력이므로 $V_A$

$V_A>V_T$ 일 때 비교기 출력 $-V_{CC}$ : 반전 입력이 더 크므로 옳다.
$V_A>V_T$ 일 때 상단 도통·하단 차단: 게이트가 음전압이라 PMOS 만 켜지므로 옳다.
비교기 출력 $+V_{CC}$ 일 때 상단 차단·하단 도통: 옳다.

문제 22

다음 두 개의 D 플립플롭 회로에서 그림 (a) 회로의 출력 Q와 같은 출력이 그림 (b) 회로의 출력 Q에 나타나기 위해 A에 들어갈 2－입력 논리게이트로 옳은 것은? (단, CLK는 클록 입력이다)

1XOR

2AND

3NOR

4OR

정답 및 해설

들어갈 게이트는 XOR이다.

그림 (a)는 $D=1\cdot\overline{Q}=\overline{Q}$ 이므로 클록마다 출력이 반전되는 토글 동작이다.

그림 (b)는 D 에 Q 와 1 이 게이트를 거쳐 들어가므로 $Q\oplus1=\overline{Q}$ 가 되어야 같은 동작을 한다.

AND: $Q\cdot1=Q$ 로 출력이 변하지 않는다.
NOR: $\overline{Q+1}=0$ 으로 출력이 0 으로 고정된다.
OR: $Q+1=1$ 로 출력이 1 로 고정된다.

문제 23

그림 (a) D 플립플롭 회로에서 Q1과 Q2 값은 모두 초기에 ‘0’인 논릿값에서 시작한다. 그림 (b)와 같이 클록 CLK와 입력 D1, D2가 주어질 때, 구간(T3 ～T4)와 구간(T6 ～T7)에서 Q1, Q2의 논릿값을 바르게 연결한 것은? (단, 각 논리게이트에서 지연은 없다)

구간(T3 ～T4) 구간(T6 ～T7)
Q1 Q2 Q1 Q2

10 1 1 0

21 0 1 1

31 1 0 0

41 1 0 1

정답 및 해설

구간 T3~T4 에서 Q1=1, Q2=1, 구간 T6~T7 에서 Q1=0, Q2=1이다.

첫 플립플롭은 CLK 상승 에지(T1, T3, T5, T7)에서 D1 을 받는다. T1 에서 D1=0, T3 에서 D1=1, T5 에서 D1=0 이므로 Q1 은 T3~T5 동안 1, T5~T7 동안 0 이다.

둘째 플립플롭은 Q1 의 상승 에지(T3)에서 D2=1 을 받아 Q2=1 이 되고, 이후 Q1 상승 에지가 없어 T7 까지 1 을 유지한다.

0·1·1·0 조합: T3 에서 D1 이 이미 1 인 것을 놓쳤다.
1·0·1·1 조합: Q1 상승 에지에서 Q2 가 바뀌는 것을 놓쳤다.
1·1·0·0 조합: Q2 가 다음 에지까지 유지되는 것을 놓쳤다.

문제 24

다음 발진기 정귀환 회로의 일부 등가회로에서

\dfrac{\mathrm{V_x}}{\mathrm{I_x}}

는? (단, g_m1 ＝ 2g_m, g_m2 ＝ 3g_m이다)

-\dfrac{6}{5}\mathrm{g_m}

-\dfrac{6}{5\mathrm{g_m}}

-\dfrac{5}{6\mathrm{g_m}}

-\dfrac{5}{6}\mathrm{g_m}

정답 및 해설

입력 임피던스는 $-\dfrac{5}{6g_m}$ 이다.

하단 노드 전압을 $V_N$ 이라 하면 $V_2=-V_N$ , $V_1=V_x-V_N$ 이다. 하단 노드로 들어오는 전류는 두 종속전원뿐이므로
$g_{m2}V_2+g_{m1}V_1=0\Rightarrow V_N=\dfrac{2}{5}V_x$

$I_x=g_{m2}V_2=-3g_m\cdot\dfrac{2}{5}V_x=-\dfrac{6}{5}g_mV_x$
따라서 $\dfrac{V_x}{I_x}=-\dfrac{5}{6g_m}$ 로 발진에 필요한 음성 저항이다.

$-\dfrac{6}{5}g_m$ : 어드미턴스 $I_x/V_x$ 를 답한 것이다.
$-\dfrac{6}{5g_m}$ : 분자·분모를 뒤집어 구한 값이다.
$-\dfrac{5}{6}g_m$ : 차원이 저항이 아니다.

문제 25

다음 회로의 전압이득

\dfrac{\mathrm{V_{out}}}{\mathrm{V_{in}}}

은? (단, M₁과 M₂ MOSFET은 전달컨덕턴스 g_m1 ＝ g_m2 ＝ 8 [mS], 출력저항 r_o1 ＝ r_o2 ＝ 10 [kΩ]이고, M₃과 M₄ MOSFET은 전달컨덕턴스 g_m3 ＝ g_m4 ＝ 4 [mS], 출력저항 r_o3 ＝ r_o4 ＝ 20 [kΩ]이고, R₁ ＝ 18 [kΩ], R₂ ＝ 2 [kΩ]이며, I_O는 정전류로 이상적이다)

311

414

정답 및 해설

전압이득은 8이다.

능동부하 차동증폭기의 개방루프 이득은 출력 노드 저항에 비례한다. 출력에는 $r_{o2}$ , $r_{o4}$ , $R_1+R_2$ 가 병렬로 걸린다.
$R_{out}=10\parallel20\parallel20=5\,\mathrm{k\Omega}$ , $A=8\,\mathrm{mS}\times5\,\mathrm{k\Omega}=40$

출력이 분압되어 M2 게이트로 되돌아가므로 궤환율 $\beta=\dfrac{2}{20}=0.1$ 인 부궤환이다.
$A_f=\dfrac{40}{1+40\times0.1}=8$

5: 개방루프 이득 40과 궤환율 0.1 로는 나오지 않는 값이다.
11: 궤환 한계값 $1/\beta=10$ 을 넘으므로 부궤환 증폭기에서 나올 수 없다.
14: 마찬가지로 $1/\beta=10$ 을 넘는 값이다.

7급 국가직 전자회로 기출문제모두CBT · moducbt.com

24년 1회차

총 25문항 · 객관식 · 정답·해설 포함

문제 1

어떤 시스템의 입력전압과 입력전력이 각각 1,000 [V]와 10,000 [W]이고 출력임피던스와 출력전력은 각각 20 [Ω]과 500 [W]일 때, 이 시스템의 전압이득[dB]은?

1－10

2－20

3－30

4－40

정답 및 해설

출력전압이 입력전압의 0.1배이므로 전압이득은 －20 dB이다.

출력전력과 출력임피던스로 출력전압을 구한다.
$\mathrm{V_{out}}=\sqrt{\mathrm{P_{out}}\,\mathrm{R_{out}}}=\sqrt{500\times 20}=100\,\mathrm{V}$

전압비를 20 log로 환산한다.
$\mathrm{A_v}=20\log_{10}\dfrac{100}{1000}=20\log_{10}0.1=-20\,\mathrm{dB}$

문제 2

그림 (a) 연산증폭기 회로의 전압이득 A_v ＝

\dfrac{\mathrm{V_{out}}}{\mathrm{V_{in}}}

에 대한 보드선도(bode plot)가 그림 (b)와 같을 때, 커패시턴스 C[μF]는? (단, 저항 R₁ ＝ R₂ ＝ R₃ ＝ 1 [kΩ]이고 연산증폭기는 이상적이다)

\dfrac{1}{2\pi}

\dfrac{1}{\pi}

정답 및 해설

커패시턴스는 $1\,\mu\mathrm{F}$ 이다.

입력 RC 저역통과단의 극점이 보드선도의 꺾임 주파수이다.
$f_p=\dfrac{1}{2\pi R_1C}=\dfrac{1}{2\pi}\,\mathrm{kHz}$

$\dfrac{1}{2\pi}$ : 꺾임 주파수의 $2\pi$ 를 커패시턴스에 그대로 옮긴 값이다.
$\dfrac{1}{\pi}$ : 같은 혼동에 이득 2를 곱한 값이다.
3: 꺾임 주파수가 $\dfrac{1}{6\pi}\,\mathrm{kHz}$ 로 낮아져 보드선도와 맞지 않는다.

문제 3

10.03

20.3

430

정답 및 해설

대역폭은 0.03 MHz이다.

비반전 증폭기의 폐루프 이득은 $A_f=1+\dfrac{297}{3}=100$ 이다.

0 dB 이득 주파수가 3 MHz 이므로 이득-대역폭 곱이 3 MHz로 일정하다.
$BW=\dfrac{3\,\mathrm{MHz}}{100}=0.03\,\mathrm{MHz}$

0.3 MHz: 폐루프 이득을 10으로 잘못 잡은 값이다.
3 MHz: 단위 이득 주파수 자체로, 이득 1일 때의 대역폭이다.
30 MHz: 단위 이득 주파수 3 MHz 보다 커서 이득 100 에서는 나올 수 없다.

문제 4

다음 논리회로를 최소 형태로 간소화한 것은?

1[그림]

2[그림]

3[그림]

4[그림]

정답 및 해설

최소 형태는 4입력 OR 게이트, 즉 $Y=A+B+C+D$ 이다.

반전된 세 입력의 AND 를 다시 반전하면 드모르간 정리로 $X=\overline{\overline{A}\,\overline{B}\,\overline{C}}=A+B+C$ 가 된다.

출력은 $Y=X+X\cdot C+D$ 이고 흡수 법칙으로 $X+XC=X$ 이므로 $Y=A+B+C+D$ 이다.

4입력 NAND: $\overline{ABCD}$ 로 전혀 다른 함수이다.
4입력 NOR: 구한 식의 보수이다.
4입력 AND: 모든 입력이 1일 때만 1이 되어 맞지 않는다.

문제 5

1[그림]

2[그림]

3[그림]

4[그림]

정답 및 해설

출력 최댓값이 6 V 이상인 회로는 애노드가 접지 쪽, 캐소드가 출력 쪽인 다이오드 한 개를 병렬로 둔 회로이다.

애노드가 출력 쪽인 다이오드: 양의 반주기를 0.7 V 로 제한한다.
역병렬 다이오드 두 개: 양·음 모두 ±0.7 V 로 제한한다.
역직렬 제너 두 개: $V_Z+V_D=5.2\,\mathrm{V}$ 에서 제한되어 6 V 에 못 미친다.

문제 6

다음 논리회로에서 출력 Y의 논리식은?

\overline{\mathrm{A}}+\overline{\mathrm{B}}\cdot\overline{\mathrm{C}}\cdot\overline{\mathrm{D}}

\mathrm{A}\cdot(\mathrm{B}+\mathrm{C}+\mathrm{D})

\overline{\mathrm{A}\cdot(\mathrm{B}+\mathrm{C}+\mathrm{D})}

\overline{\mathrm{A}+\mathrm{B}\cdot\mathrm{C}\cdot\mathrm{D}}

정답 및 해설

출력은 $Y=\overline{A+B\cdot C\cdot D}$ 이다.

풀업 PMOS 망도 A 와 (B∥C∥D)의 직렬로, 위 풀다운의 쌍대 구조와 일치한다.

$\overline{A}+\overline{B}\cdot\overline{C}\cdot\overline{D}$ : 각 변수만 반전한 것으로 드모르간 변환이 틀렸다.
$A\cdot(B+C+D)$ : 풀업 망 구조를 반전 없이 읽은 식이다.
$\overline{A\cdot(B+C+D)}$ : 직렬·병렬 관계를 뒤바꾸어 읽은 식이다.

문제 7

\dfrac{50}{\pi^2}

\dfrac{250}{\pi^2}

\dfrac{10}{\pi}

\dfrac{400}{\pi}

정답 및 해설

커패시터는 $\dfrac{250}{\pi^2}\,\mathrm{pF}$ 이다.

다이오드 뒤의 병렬 LC 탱크가 반송파 주파수에서 공진해야 피변조 성분만 골라낸다.
$f_0=\dfrac{1}{2\pi\sqrt{LC}}=10\,\mathrm{MHz}$

$C=\dfrac{1}{(2\pi\times10^{7})^2\times10^{-5}}=\dfrac{10^{-9}}{4\pi^2}\,\mathrm{F}$
이므로 $C=\dfrac{1000}{4\pi^2}=\dfrac{250}{\pi^2}\,\mathrm{pF}$ 이다.

$\dfrac{50}{\pi^2}$ : 공진 주파수가 $10\sqrt{5}\,\mathrm{MHz}$ 로 높아져 반송파와 맞지 않는다.
$\dfrac{10}{\pi}$ , $\dfrac{400}{\pi}$ : $C=\dfrac{1}{\omega^2L}$ 에는 $\pi^2$ 이 남으므로 나올 수 없는 형태이다.

문제 8

반도체 소자의 전류 흐름에 대한 설명으로 옳지 않은 것은?

1순방향 바이어스에서 동작하는 다이오드는 주로 확산(diffusion) 현상에 의해서 전류가 흐른다.

2선형 영역에서 동작하는 MOS 트랜지스터는 주로 채널영역의 확산 현상에 의해서 전류가 흐른다.

3역방향 바이어스에서 동작하는 다이오드는 공핍층을 지나는 열생성 소수 캐리어(minority carrier)의 움직임에 의한 전류가 흐른다.

4순방향 활성(active) 영역에서 동작하는 바이폴라접합트랜지스터의 베이스 영역에서 소수 캐리어가 움직이는 것은 주로 확산 현상에 의한 것이다.

정답 및 해설

선형(트라이오드) 영역의 MOS 트랜지스터 전류는 확산이 아니라 드리프트(drift)에 의해 흐르므로, 확산이 주된 기구라는 설명이 옳지 않다.

순방향 바이어스 다이오드: 전위장벽이 낮아져 캐리어가 상대 영역으로 주입되고, 농도 기울기에 의한 확산 전류가 주를 이루므로 옳다.
역방향 바이어스 다이오드: 공핍층 부근에서 열생성된 소수 캐리어가 공핍층 전계에 실려 흐르는 작은 역포화 전류가 생기므로 옳다.
순방향 활성 영역 BJT: 이미터에서 주입된 소수 캐리어가 얇은 베이스를 농도 기울기에 따라 확산으로 건너 컬렉터에 도달하므로 옳다.

문제 9

다음 제너 다이오드 정전압 회로에 대한 설명으로 옳은 것은?

1제너 다이오드의 순방향 바이어스 특성을 이용하는 회로이다.

2부하저항(R_L)에 흐르는 전류가 변할 때 출력전압(V_out)의 변화를 이용하는 회로이다.

3부하저항에 흐르는 전류의 크기가 계속 증가하면 제너 다이오드는 제너항복(Zener breakdown) 영역에서 벗어난다.

4입력전압(V_in)의 변화에 대해 출력전압의 변화가 작기 위해서는 제너 다이오드의 내부저항이 커야 한다.

정답 및 해설

부하 전류가 계속 증가하면 제너 다이오드가 항복 영역에서 벗어난다는 설명이 옳다.

순방향 바이어스 이용: 제너 정전압 회로는 역방향 항복 특성을 이용한다.
부하 전류에 따른 출력 변화 이용: 오히려 출력 전압을 일정하게 유지하는 것이 목적이다.
내부저항이 커야 함: 내부저항이 작아야 입력 변화에 대한 출력 변화가 작다.

문제 10

1R_S

2R₁

3R_C

4R_E

정답 및 해설

차단 주파수에 관여하지 않는 소자는 컬렉터 저항이다.

따라서 $f_c=\dfrac{1}{2\pi R_{th}C_2}$ 에는 베이스 쪽 저항과 이미터 저항만 들어가고 컬렉터 쪽 소자는 빠진다.

신호원 저항: 베이스 쪽 등가저항으로 반영된다.
바이어스 저항: 신호원 저항과 병렬로 반영된다.
이미터 저항: 커패시터와 직접 병렬이다.

문제 11

다음 발진회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이며, R₁ ＝ R₂ ＝ R, C₁ ＝ C₂ ＝ C이다)

1발진주파수는

\mathrm{f_r}=\dfrac{1}{2\pi\sqrt{\mathrm{RC}}}

이다.

2R₁, R₂, C₁, C₂는 진상－지상 회로를 구성한다.

3발진을 위해서 정귀환(positive feedback) 루프의 위상천이가 n × 360 °(n은 정수)이어야 한다.

4발진을 위해서 R₃ ＝ 2R₄가 되어야 한다.

정답 및 해설

옳지 않은 것은 발진주파수를 $\dfrac{1}{2\pi\sqrt{RC}}$ 로 쓴 설명이다.

이 회로는 빈 브리지 발진기이며 R·C 가 같을 때 발진주파수는 $f_r=\dfrac{1}{2\pi RC}$ 이다. 제곱근은 LC 공진식의 형태이다.

진상-지상 회로: 직렬 RC 와 병렬 RC 가 진상-지상 회로를 이루어 옳다.
위상천이 $n\times360^\circ$ : 바크하우젠 위상 조건으로 옳다.
$R_3=2R_4$ : 궤환 감쇠 1/3 을 보상하는 이득 $1+R_3/R_4=3$ 조건으로 옳다.

문제 12

다음 회로에서 전압이득

\dfrac{\mathrm{V_{out}}}{\mathrm{V_{in1}}}

은? (단, 연산증폭기는 이상적이고, V_in1 ＝ 1.2V_in2, 2R₁ ＝ R₂ ＝ R₆, 2R₃ ＝ R₄, R₅ ＝ 20R₆이다)

\dfrac{1}{6}

\dfrac{1}{3}

\dfrac{2}{3}

\dfrac{5}{6}

정답 및 해설

전압이득은 $\dfrac{1}{3}$ 이다.

비반전 입력 전압은 $V_+=\dfrac{R_4}{R_3+R_4}V_{in1}=\dfrac{2}{3}V_{in1}$ 이다.

차동 증폭식에 $R_2/R_1=2$ 를 넣으면
$V_{out}=\left(1+2\right)\dfrac{2}{3}V_{in1}-2V_{in2}=2V_{in1}-\dfrac{2}{1.2}V_{in1}=\dfrac{1}{3}V_{in1}$

출력단의 두 저항은 이상적 연산증폭기 출력에 걸린 부하라 이득에 영향이 없다.

$\dfrac{2}{3}$ : 비반전 입력의 분압비만 남기고 증폭·차감을 빠뜨린 값이다.
$\dfrac{1}{6}$ , $\dfrac{5}{6}$ : 주어진 저항비와 입력비를 대입하면 나오지 않는 값이다.

문제 13

1260

2420

31675

42050

정답 및 해설

이미터저항 소비전력은 260 mW이다.

베이스 전류를 무시하면 분압 전압은 $V_B=12\times\dfrac{11}{22+11}=4\,\mathrm{V}$ 이다.

달링턴 연결이라 베이스-이미터 전압 강하가 두 번 생긴다.
$V_E=4-2\times0.7=2.6\,\mathrm{V}$
$P=\dfrac{2.6^2}{26}=0.26\,\mathrm{W}$

420 mW: 베이스-이미터 강하를 한 번만 빼 3.3 V 로 계산한 값이다.
1675 mW: 분압 저항을 뒤바꿔 베이스 전압을 8 V 로 잡고 강하 두 번을 뺀 6.6 V 로 계산한 값이다.
2050 mW: 같은 8 V 에서 강하를 한 번만 뺀 7.3 V 로 계산한 값이다.

문제 14

그림 (a)에 주어진 카르노 맵을 그림 (b)의 NAND 게이트만으로 구현할 때, 그림 (b)의 입력 (가) ～(다)에 들어갈 것으로 바르게 연결한 것은?

CD＼AB	00	01	11	10
00	1	1	0	1
01	X	1	0	1
11	0	0	X	0
10	1	X	0	1

(a)

(b)
(가) (나) (다)

\overline{\mathrm{A}}\quad \overline{\mathrm{D}}\quad \overline{\mathrm{D}}

\overline{\mathrm{A}}\quad \overline{\mathrm{D}}\quad \overline{\mathrm{C}}

\overline{\mathrm{B}}\quad \overline{\mathrm{A}}\quad \overline{\mathrm{C}}

\overline{\mathrm{B}}\quad \overline{\mathrm{C}}\quad \overline{\mathrm{D}}

정답 및 해설

(가)~(다)에는 $\overline{B},\ \overline{C},\ \overline{D}$ 가 들어간다.

$\overline{A},\overline{D},\overline{D}$ : AB=10, CD=01 칸이 0이 되어 맵과 다르다.
$\overline{A},\overline{D},\overline{C}$ : AB=10, CD=10 칸이 0이 되어 맵과 다르다.
$\overline{B},\overline{A},\overline{C}$ : AB=10, CD=10 칸이 0이 되어 맵과 다르다.

문제 15

다음 회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이다)

1제너 다이오드 D는 기준 전압을 제공한다.

2출력전압이 변하면, 바이폴라접합트랜지스터 Q의 전류는 출력전압을 일정하게 유지하도록 제어된다.

3연산증폭기는 반전증폭기로 동작하여 오차를 검출하는 역할을 한다.

4직렬형 전압조정기이다.

정답 및 해설

옳지 않은 것은 연산증폭기가 반전증폭기로 동작한다는 설명이다.

제너 기준 전압: 저항으로 바이어스된 제너가 기준 전압을 준다.
트랜지스터 전류 제어: 오차에 따라 패스 트랜지스터 전류가 조절되어 출력을 일정하게 한다.
직렬형: 트랜지스터가 입력과 출력 사이에 직렬로 놓인 직렬형 조정기이다.

문제 16

그림 (a) 바이폴라접합트랜지스터 증폭기의 전압이득 A_v ＝

\dfrac{\mathrm{V_{out}}}{\mathrm{V_{in}}}

1f₁

2f₂

3f₃

4f₄

정답 및 해설

입력 주파수는 이득이 40~60 dB 사이로 올라가는 구간이다.

전압이득은 $\dfrac{2}{0.01}=200$ 이고 데시벨로 $20\log200\approx46\,\mathrm{dB}$ 이다.

보드선도에서 46 dB는 40 dB 꺾임점과 60 dB 중역 시작점 사이에서만 나타난다.

$f_1$ : 이득이 0 dB 미만이다.
$f_2$ : 이득이 0~40 dB 이다.
$f_4$ : 중역 이득 60 dB(1000배)로 출력이 10 V 가 된다.

문제 17

고주파 대역의 신호대잡음비(SNR)를 개선하기 위해 다음과 같은 프리엠퍼시스(pre-emphasis) 회로를 사용할 때, 저주파 대비 고주파에서 전압이득

\dfrac{\mathrm{V_{out}}}{\mathrm{V_{in}}}

은 몇 배 향상되는가? (단, 저주파는

\omega\rightarrow 0

, 고주파는

\omega\rightarrow\infty

이다)

116

정답 및 해설

고주파 이득은 저주파의 2배이다.

저주파에서는 커패시터가 개방되어 두 저항의 분압이 된다.
$\dfrac{V_{out}}{V_{in}}=\dfrac{R}{R+R}=\dfrac{1}{2}$

고주파에서는 커패시터가 단락되어 직렬 저항이 무시되므로 이득이 1이 된다. 비는 $1\div\dfrac{1}{2}=2$ 이다.

4배: 이득을 전력비로 제곱한 값이다.
8배·16배: 회로 구성으로 나올 수 없는 값이다.

문제 18

다음 하틀리(Hartley) 발진기 회로에서 발진주파수 f ＝

\dfrac{1}{2\pi}

[MHz]가 되기 위한 L₁[μH]은? (단, MOSFET M의 전달 컨덕턴스 g_m ＝ 9 [mS], C ＝1 [μF], R_L ＝ 1 [kΩ]이다)

10.01

20.1

410

정답 및 해설

인덕턴스는 $L_1=0.1\,\mu\mathrm{H}$ 이다.

발진주파수 $f=\dfrac{1}{2\pi\sqrt{(L_1+L_2)C}}=\dfrac{1}{2\pi}\,\mathrm{MHz}$ 에서 $\omega=10^{6}$ 이므로
$L_1+L_2=\dfrac{1}{10^{12}\times10^{-6}}=1\,\mu\mathrm{H}$

이득 조건은 증폭기 이득이 궤환율의 역수와 같아야 하므로 $g_mR_L=\dfrac{L_2}{L_1}=9$ 이다. 두 식에서 $L_1=0.1\,\mu\mathrm{H}$ , $L_2=0.9\,\mu\mathrm{H}$ 이다.

0.01 μH: 합 조건과 이득 조건을 함께 만족하지 못한다.
1 μH: 전체 인덕턴스를 한쪽에 몰아 이득 조건이 깨진다.
10 μH: 합 1 μH 조건을 넘는다.

문제 19

1[그림]

2[그림]

3[그림]

4[그림]

정답 및 해설

옳은 특성은 저주파 평탄 → 극점에서 −20 dB/dec 감소 → 단위 이득 주파수에서 0 dB 통과 → 영점 이후 평탄인 곡선이다.

감소하다가 단위 이득 주파수부터 증가하는 곡선: 그 주파수에는 극점·영점이 없어 기울기가 바뀔 수 없다.
극점부터 +20 dB/dec 로 증가하는 곡선: 극점에서 기울기가 오히려 올라가 극점의 성질과 반대이다.
극점부터 증가했다가 단위 이득 주파수에서 감소하는 곡선: 극점에서 기울기가 올라가고 극점·영점이 없는 곳에서 다시 꺾여 맞지 않는다.

문제 20

다음 C급 전력증폭기 회로에 대한 설명으로 옳지 않은 것은? (단, R_c는 코일저항과 부하저항 R_L의 병렬합성저항이다)

1이상적인 경우에 최대효율은 약 100 %이다.

2출력전압의 피크－피크 전압 V_pp는 약 2 V_CC이다.

3최대 출력전력(maximum output power)은 약

\dfrac{\mathrm{V_{CC}^2}}{\mathrm{R_c}}

이다.

4주파수 곱셈기(frequency multiplier)로 동작시킬 수 있다.

정답 및 해설

옳지 않은 것은 최대 출력전력이 $\dfrac{V_{CC}^2}{R_c}$ 라는 설명이다.

탱크 회로 출력 진폭의 최댓값은 약 $V_{CC}$ 이므로 정현파 실효값으로 계산하면
$P_{max}=\dfrac{V_{CC}^2}{2R_c}$ 이다.

최대효율 약 100 %: 도통각이 매우 좁아지는 이상적 극한에서 옳다.
피크-피크 약 $2V_{CC}$ : 탱크가 전원 전압을 중심으로 진동하므로 옳다.
주파수 곱셈기: 탱크를 고조파에 동조시키면 가능하므로 옳다.

문제 21

다음 D급 전력증폭기 회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이다)

1V_A > V_T일 때, V_C는 －V_CC이다.

2V_A > V_T일 때, M₁은 도통(ON), M₂는 차단(OFF)된다.

3V_A < V_T일 때, V_o는 대략 ＋V_DD이다.

4V_C ＝＋V_CC일 때, M₁은 차단, M₂는 도통된다.

정답 및 해설

옳지 않은 것은 $V_A$ 라는 설명이다.

$V_A$ 는 반전 입력, $V_T$ 는 비반전 입력이므로 $V_A$

$V_A>V_T$ 일 때 비교기 출력 $-V_{CC}$ : 반전 입력이 더 크므로 옳다.
$V_A>V_T$ 일 때 상단 도통·하단 차단: 게이트가 음전압이라 PMOS 만 켜지므로 옳다.
비교기 출력 $+V_{CC}$ 일 때 상단 차단·하단 도통: 옳다.

문제 22

1XOR

2AND

3NOR

4OR

정답 및 해설

들어갈 게이트는 XOR이다.

그림 (a)는 $D=1\cdot\overline{Q}=\overline{Q}$ 이므로 클록마다 출력이 반전되는 토글 동작이다.

그림 (b)는 D 에 Q 와 1 이 게이트를 거쳐 들어가므로 $Q\oplus1=\overline{Q}$ 가 되어야 같은 동작을 한다.

AND: $Q\cdot1=Q$ 로 출력이 변하지 않는다.
NOR: $\overline{Q+1}=0$ 으로 출력이 0 으로 고정된다.
OR: $Q+1=1$ 로 출력이 1 로 고정된다.

문제 23

10 1 1 0

21 0 1 1

31 1 0 0

41 1 0 1

정답 및 해설

구간 T3~T4 에서 Q1=1, Q2=1, 구간 T6~T7 에서 Q1=0, Q2=1이다.

첫 플립플롭은 CLK 상승 에지(T1, T3, T5, T7)에서 D1 을 받는다. T1 에서 D1=0, T3 에서 D1=1, T5 에서 D1=0 이므로 Q1 은 T3~T5 동안 1, T5~T7 동안 0 이다.

둘째 플립플롭은 Q1 의 상승 에지(T3)에서 D2=1 을 받아 Q2=1 이 되고, 이후 Q1 상승 에지가 없어 T7 까지 1 을 유지한다.

0·1·1·0 조합: T3 에서 D1 이 이미 1 인 것을 놓쳤다.
1·0·1·1 조합: Q1 상승 에지에서 Q2 가 바뀌는 것을 놓쳤다.
1·1·0·0 조합: Q2 가 다음 에지까지 유지되는 것을 놓쳤다.

문제 24

다음 발진기 정귀환 회로의 일부 등가회로에서

\dfrac{\mathrm{V_x}}{\mathrm{I_x}}

는? (단, g_m1 ＝ 2g_m, g_m2 ＝ 3g_m이다)

-\dfrac{6}{5}\mathrm{g_m}

-\dfrac{6}{5\mathrm{g_m}}

-\dfrac{5}{6\mathrm{g_m}}

-\dfrac{5}{6}\mathrm{g_m}

정답 및 해설

입력 임피던스는 $-\dfrac{5}{6g_m}$ 이다.

$I_x=g_{m2}V_2=-3g_m\cdot\dfrac{2}{5}V_x=-\dfrac{6}{5}g_mV_x$
따라서 $\dfrac{V_x}{I_x}=-\dfrac{5}{6g_m}$ 로 발진에 필요한 음성 저항이다.

$-\dfrac{6}{5}g_m$ : 어드미턴스 $I_x/V_x$ 를 답한 것이다.
$-\dfrac{6}{5g_m}$ : 분자·분모를 뒤집어 구한 값이다.
$-\dfrac{5}{6}g_m$ : 차원이 저항이 아니다.

문제 25

다음 회로의 전압이득

\dfrac{\mathrm{V_{out}}}{\mathrm{V_{in}}}

311

414

정답 및 해설

전압이득은 8이다.

출력이 분압되어 M2 게이트로 되돌아가므로 궤환율 $\beta=\dfrac{2}{20}=0.1$ 인 부궤환이다.
$A_f=\dfrac{40}{1+40\times0.1}=8$

5: 개방루프 이득 40과 궤환율 0.1 로는 나오지 않는 값이다.
11: 궤환 한계값 $1/\beta=10$ 을 넘으므로 부궤환 증폭기에서 나올 수 없다.
14: 마찬가지로 $1/\beta=10$ 을 넘는 값이다.