8비트 2의 보수 11001011은 −53이므로, −203이라는 설명이 옳지 않다.
최상위 비트가 1이면 음수이고, 크기는 2의 보수를 다시 취해 구한다: 11001011 → 반전 00110100 → +1 → 00110101 = 53. 따라서 이다. (−203은 8비트 2의 보수 범위 −128~127을 벗어난다.)
- 2진수 10.001 = 이다.
- 8진수 64 = = 16진수 34이다.
- 124의 BCD는 각 자리를 4비트로: 0001 0010 0100이다.

바르게 연결되지 않은 것은 ㉢의 20 V이다. ㉢의 실제 출력 는 10 V이다.
㉢은 이 직렬로 한 방향만 통과시키고, 뒤의 역병렬 ·는 양방향 모두 통과하므로 결과적으로 반파 정류가 되어 0~10 V만 출력된다.
- ㉠: 두 다이오드가 서로 반대 방향으로 직렬이라 어느 반주기에도 전류가 흐르지 않아 0 V이다.
- ㉡: 역병렬 다이오드가 양방향을 모두 통과시켜 입력 그대로 20 V이다.
- ㉣: 출력이 역병렬 이상 다이오드로 접지에 단락되어 0 V이다.
- N 채널 증가형 MOSFET는 ( ㉠ )에서 동작하기위해서 채널이 드레인 끝에서 핀치오프(pinch-off) 되어야 한다. 즉, 드레인 전압이 게이트 전압 아래로 문턱전압(threshold voltage) Vtn보다 더 떨어지지 않아야 한다.
- P 채널 증가형 MOSFET는 ( ㉡ )에서 동작하기 위해서 드레인 전압이 게이트 전압보다 적어도 문턱전압 |Vtp|만큼 초과해야 한다.
㉠은 포화영역, ㉡은 트라이오드 영역이다.
NMOS는 , 즉 이면 드레인 끝에서 채널이 핀치오프되어 포화영역이다.
PMOS는 , 즉 일 때 채널이 드레인까지 이어진 트라이오드 영역이다. 드레인이 게이트보다 || 이상 높다는 조건이 이에 해당한다.

이 회로는 병렬 공진 회로이므로 공진주파수에서 임피던스는 최대가 된다. 최소라는 설명이 옳지 않다.
공진 시 L과 C 가지의 무효 전류가 서로 상쇄되어 외부 전류가 최소가 되므로 단자에서 본 임피던스는 가장 크다(약 ).
- 공진 시 L(자기장)과 C(전기장) 사이에서 에너지가 주고받아지므로 한쪽이 증가하면 다른 쪽은 감소한다.
- 이면 공진주파수는 에 가깝다.
- R이 커질수록 손실이 커져 Q 값은 감소한다.

최대전력은 11.25 W이다.
에서 본 테브난 등가: ,
최대전력 조건 에서

핀치오프 전압은 약 2 V, 은 약 5 mS이다.
= 0 V 곡선이 포화(평탄)로 꺾이기 시작하는 가 핀치오프 전압으로, 그래프에서 약 2 V이다.
= 10 V에서 가 0.2 V 바뀔 때마다 드레인 전류가 약 1 mA씩 변하므로
100 Hz, 120 Hz, 200 Hz의 주파수 성분으로 이루어진아날로그 신호를 300 Hz의 주파수로 표본화(sampling)하면 표본화 주파수의 을 넘는 주파수 성분이 신호에 존재하므로 ( ㉠ )이 발생한다. 그래서 이 신호를 차단주파수가 150Hz인 ( ㉡ )에 먼저 통과시켜 ( ㉠ )을 방지한 후 표본화한다.
㉠은 에일리어싱(aliasing), ㉡은 저역통과 필터이다.
표본화 주파수 300 Hz의 절반(150 Hz)을 넘는 200 Hz 성분은 다른 주파수()로 겹쳐 보이는 에일리어싱을 일으킨다.
이를 막으려면 표본화 전에 150 Hz 이상의 성분을 제거해야 하므로 차단주파수 150 Hz의 저역통과 필터(앤티에일리어싱 필터)를 쓴다.

= +1 V, = −1 V이다.
입력이 반전 단자에 들어가고 출력이 - 분압으로 비반전 단자에 귀환되는 반전형 슈미트 트리거이다.
귀환율 이므로 문턱 전압은 이다.
| 현재상태 A B | 입력 X | 다음상태 A B |
|---|---|---|
| 0 0 | 0 | 0 1 |
| 0 0 | 1 | 1 0 |
| 0 1 | 0 | 1 1 |
| 0 1 | 1 | 1 0 |
| 1 0 | 0 | 0 0 |
| 1 0 | 1 | 1 1 |
의 논리식은 이다.
D 플립플롭은 이므로 다음 상태 A가 1인 경우를 모은다: (A, B, X) = (0,0,1), (0,1,0), (0,1,1), (1,0,1). AB = 11인 두 경우는 정의되지 않아 don't care이다.
- X = 1인 네 칸(don't care 111 포함)을 묶으면 X
- B = 1인 네 칸(don't care 110·111 포함)을 묶으면
A = 1, B = 0, X = 0과 A = 0, B = 0, X = 0은 0이므로 덮이지 않아 이다.

출력 전압은 9 V이다.
- 위 연산증폭기: 전압 폴로어 → 1 V
- 아래 연산증폭기: 반전 증폭
마지막 단은 반전 가산기이다.
제너 다이오드는 역방향 전압이 항복영역에 이르면 역방향 전류가 크게 증가하는 특성을 이용하므로, 순방향 전압이라고 한 설명이 옳지 않다.
항복영역에서는 전류가 크게 변해도 전압이 거의 일정해 정전압 제어에 쓰인다.
- 터널 다이오드는 순방향 전압 증가에도 전류가 감소하는 부성 저항 영역이 있어 고속 스위칭·발진에 쓰인다.
- 쇼트키 다이오드는 다수 캐리어 소자라 축적 전하가 거의 없어 스위칭 시간이 짧다.
- PN 접합 다이오드는 전위장벽과 공핍층이 있어 한 방향으로만 전류를 흘리는 정류작용을 한다.




NOR(A, B)와 NAND(A, B)를 NAND로 묶은 회로만 출력이 다르다.
그 회로는 로 OR이고, 나머지 셋은 모두 XOR()이다.
- NOR 네 개 회로:
- AND(A, B)와 AND(A', B')를 NOR:
- NAND(A, B')와 NAND(A', B)를 NAND:

영역 III(역방향 바이어스 영역)의 역포화 전류는 온도에 크게 의존하므로, 온도가 변해도 전류가 변하지 않는다는 설명이 옳지 않다.
역포화 전류는 열적으로 생성되는 소수 캐리어에 의해 흐르므로, 온도가 오르면 급격히 증가한다.
- 영역 I(순방향 도통): n형의 전자가 (+) 전위 쪽 P형으로 이동해 전류가 흐른다.
- 영역 II: 전위장벽 때문에 문턱 전압까지 전류가 거의 흐르지 않는다.
- 영역 IV: 항복전압 이상에서 눈사태 항복으로 역전류가 급증한다.
페르미 준위는 전자 점유 확률이 1/2인 에너지 준위이므로, 온도와 무관하게 점유 확률이 1이라는 설명이 옳지 않다.
페르미-디랙 분포 에서 이면 에서 항상 이다.
- 0 K에서는 페르미 준위까지 전자가 모두 차 있어 최외각 전자가 가지는 최고 에너지 준위가 된다.
- 불순물 농도(캐리어 농도)와 온도에 따라 위치가 변한다.
- 진성 반도체에서는 금지대 중앙 부근에 위치한다.

= 7 V, = 6 V이다.
윗 노드 전압이 이다. KCL:
양변에 10을 곱하면 , 이다.

교류 전압이득은 약 2이다.
직류 해석: , , ,
에 바이패스 커패시터가 없으므로
- 표본화율(sampling rate) : 1,000 Hz
- 양자화 비트(quantization bit) 수: 5
- 채널(channel) :스테레오(stereo)
필요한 최소 압축률은 80 %이다.
원 데이터율:
2 kbps로 실시간 전송하려면 데이터를 크기로 줄여야 하므로, 80 %를 압축해야 한다.
논리식은 B와 같다.
전개:
이므로 가 된다.
따라서 이다. B를 공통 인수로 묶어 로 보아도 된다.





푸리에 변환은 이다.
높이 A = 4, 구간 인 구형 펄스이다.
검산: 이면 로 펄스 면적과 같다.

카운트열은 0 6 5 2 4 3 6 5이다.
배선: , , 이다. JK는 J = K = 1이면 토글, J = 1·K = 0이면 1, J = 0·K = 1이면 0이다.
| 현재 Q3Q2Q1 | 다음 | 10진 |
|---|---|---|
| 000 | 110 | 6 |
| 110 | 101 | 5 |
| 101 | 010 | 2 |
| 010 | 100 | 4 |
| 100 | 011 | 3 |
| 011 | 110 | 6 |
6 이후 다시 5로 가므로 6→5→2→4→3이 반복된다.