16년 1회차

$\overline{A\cdot\overline{B}}+\overline{\overline{A}\cdot B}$만 다르다(항상 1).

드모르간 정리로 $(\overline{A}+B)+(A+\overline{B})=1$이 된다. 나머지 셋은 모두 XNOR이다.

• $\overline{A}\cdot\overline{B}+A\cdot B$: XNOR의 정의이다.
• $\overline{A\oplus B}$: XOR의 부정이므로 XNOR이다.
• $(\overline{A}+B)(A+\overline{B})=\overline{A}\,\overline{B}+AB$로 XNOR이다.

역방향 바이어스를 걸면 전위장벽이 높아져 확산이 억제되므로, n 영역으로 확산되는 정공의 수가 증가한다는 설명이 옳지 않다.

역방향 바이어스에서는 다수 캐리어의 확산 전류가 거의 0이 되고, 소수 캐리어에 의한 작은 역포화 전류만 흐른다.

• 순방향 바이어스는 전위장벽을 낮춰 다수 캐리어 확산을 증가시킨다.
• 역방향 바이어스를 걸면 공핍영역이 넓어진다.
• 평형상태에서도 확산과 드리프트가 균형을 이루며 접합부에 공핍영역이 존재한다.

Q는 1 → 1 → 0으로 변한다.

J 입력은 $(X+Y)\overline{Y}=X\overline{Y}$, K 입력은 $\overline{Y}$이다.

• XY = 11: J = 0, K = 0 → 유지, Q = 1
• XY = 10: J = 1, K = 1 → 토글, Q = 0

$\mathrm{R}_{1}$은 25 Ω이다.

첫 단 이득: $-\dfrac{5\,\mathrm{k}}{2\,\mathrm{k}}=-2.5$. 이상적 연산증폭기의 출력 임피던스는 0이므로 50 Ω 부하는 이득에 영향을 주지 않는다.

둘째 단 이득: $-\dfrac{100}{R_1}$

$2.5\times\dfrac{100}{R_1}=10$에서 $R_1=25\,\mathrm{\Omega}$이다.

차동증폭기는 두 입력의 차이에 비례하는 출력을 내는 증폭기이므로, 입력 차이에 상관없이 출력을 일정하게 만든다는 설명이 옳지 않다.

출력은 $v_o=A_d(v_1-v_2)+A_c\dfrac{v_1+v_2}{2}$이며, 이상적으로는 동상 이득 $A_c=0$이다.

• 두 입력에 함께 들어온 잡음(동상 신호)은 제거된다.
• 이상적 차동증폭기는 $A_c=0$이므로 $CMRR=\dfrac{A_d}{A_c}=\infty$이다.
• 두 트랜지스터를 대칭으로 구성한다.

간략화한 논리식은 $\overline{A}B+\overline{C}D+BD+B\overline{C}$이다.

• AB = 01 행 전체: $\overline{A}B$
• CD = 01 열 전체: $\overline{C}D$
• AB = 01·11, CD = 01·11: $BD$
• AB = 01·11, CD = 00·01: $B\overline{C}$ (1100 칸을 덮음)

다른 식의 마지막 항은 0인 칸을 포함한다: $A\overline{C}$·$A\overline{C}\,\overline{D}$는 1000 칸(0), $AB$는 1110 칸(0)을 덮어 틀리다.

R ≈ 1 Ω, L ≈ 3.2 mH이다.

임피던스 크기: $|Z|=\dfrac{V_m}{I_m}=\dfrac{10}{7.07}=\sqrt2\,\mathrm{\Omega}$

주기 $\dfrac{1}{50}\,\mathrm{s}$이므로 $\omega=100\pi$이고, 전류가 $\dfrac{1}{400}\,\mathrm{s}$ 늦으므로 위상차는 $\dfrac{1/400}{1/50}\times360^\circ=45^\circ$이다.

$R=\sqrt2\cos45^\circ=1\,\mathrm{\Omega}$, $X_L=\sqrt2\sin45^\circ=1$ → $L=\dfrac{1}{100\pi}\approx3.2\,\mathrm{mH}$

출력은 $Y=(\overline{A}+\overline{B})\cdot\overline{C}$이다.

풀다운 NMOS는 A·B 직렬 경로와 C가 병렬이므로 $AB+C=1$이면 Y = 0이다. 따라서 $Y=\overline{AB+C}$이다.

드모르간 정리로 $\overline{AB+C}=\overline{AB}\cdot\overline{C}=(\overline{A}+\overline{B})\overline{C}$이며, 풀업 PMOS의 (A∥B) 직렬 C 구조와 상보 관계로 일치한다.

$\mathrm{R}_{L(min)}$ = 1.2 kΩ, $\mathrm{I}_{L(max)}$ = 5 mA이다.

직렬저항 전류는 부하와 무관하게 $I_T=\dfrac{20-6}{2\,\mathrm{k}}=7\,\mathrm{mA}$이다.

정전압을 유지하려면 제너 전류가 무릎전류 2 mA 이상이어야 하므로 $I_{L(max)}=7-2=5\,\mathrm{mA}$이다.

$R_{L(min)}=\dfrac{6}{5\,\mathrm{mA}}=1.2\,\mathrm{k\Omega}$

전류 I는 1 A이다.

(가)에서 개방전압이 6 V이므로 N의 테브난 전압은 $V_{th}=6\,\mathrm{V}$이다.

(나)에서 $\dfrac{6}{R_{th}+8}=0.5$이므로 $R_{th}=4\,\mathrm{\Omega}$이다.

(다): $I=\dfrac{6}{4+2}=1\,\mathrm{A}$

$v_{x}$는 최댓값 1 V인 전파 정류 파형이다.

입력은 직류 80 V에 진폭 20 V 교류가 더해진 신호이다. 변압기는 직류 성분을 전달하지 못하므로 교류 진폭 20 V만 10 : 1로 낮아져 2차 전체 권선에 진폭 2 V가 나타난다.

2차 중간 탭과 브리지의 한 노드가 접지되어 있어 반쪽 권선 전압(진폭 1 V)씩 번갈아 정류된다. 따라서 $v_{x}$는 0~1 V의 전파 정류 파형(주기 10 ms)이다.

R은 90 kΩ이다.

반전 단자는 가상접지이고 입력 전류 $\mathrm{I}_{I}$는 모두 R로 흐르므로, R과 10 kΩ의 연결점 전압은 $V_X=-I_IR$이다.

그 노드에서 KCL: $I_L=I_I+\dfrac{0-V_X}{10\,\mathrm{k}}=I_I\left(1+\dfrac{R}{10\,\mathrm{k}}\right)$

$1+\dfrac{R}{10\,\mathrm{k}}=10$에서 $R=90\,\mathrm{k\Omega}$이다.

반전층 전하와 같은 극성을 갖는 것은 드레인 영역의 다수 캐리어이다.

예를 들어 n채널 증가형 MOSFET은 p형 기판 표면에 전자로 된 반전층이 생기고, $n^{+}$ 드레인·소스의 다수 캐리어도 전자이다. 그래서 반전층이 소스와 드레인을 잇는 채널이 된다.

• 게이트 전극의 전하는 반전층을 유도하는 반대 극성(n채널이면 +)이다.
• 소스 영역의 소수 캐리어는 정공($n^{+}$ 소스 기준)이라 반대 극성이다.
• 기판(p형)의 다수 캐리어는 정공이라 반대 극성이다.

공진주파수는 임피던스(또는 어드미턴스)의 위상각이 0°가 되는 주파수이므로, 90°라고 한 설명이 옳지 않다.

공진 시 유도성·용량성 리액턴스(서셉턴스)가 상쇄되어 회로는 순수 저항성이 되고 전압과 전류가 동위상이 된다.

• 입력단자에서 전압과 전류가 동위상이면 공진 상태이다.
• 공진 시 임피던스(직렬) 또는 어드미턴스(병렬)는 순수 저항성이다.
• 공진 시 L과 C 사이에서 에너지가 주고받아질 뿐 총 축적 에너지는 시간에 관계없이 일정하다.

최대 채널용량은 32 kbps이다.

대역폭: $B=4300-300=4000\,\mathrm{Hz}$

샤논 공식: $C=B\log_2(1+\mathrm{SNR})=4000\times\log_2 256=4000\times8$

$C=32000\,\mathrm{bps}=32\,\mathrm{kbps}$

수정발진기는 LC 동조회로보다 Q값이 매우 높아 주파수 안정도가 좋으므로, Q값이 낮다는 설명이 옳지 않다.

Q가 높을수록 공진 곡선이 날카로워 온도·부하 변동에도 발진 주파수가 거의 변하지 않는다.

• 수정의 압전 효과(기계적 진동 ↔ 전기 신호)를 이용한다.
• 등가회로는 직렬 RLC에 전극 용량이 병렬로 붙은 직병렬 RLC 회로이다.
• 병렬공진주파수가 직렬공진주파수보다 약간 높다.

전압이득은 $\dfrac{g_mR_L}{1+g_mR_L}$이다.

M1은 출력이 소스에서 나오는 공통 드레인(소스 폴로어)이고, 전류원 I는 소신호에서 개방이다. 주어진 등가회로로 G-S 사이 저항 $\dfrac{1}{g_m}$에 흐르는 전류 i가 그대로 $\mathrm{R}_{L}$로 흐른다.

$v_{out}=iR_L$, $v_{in}=\dfrac{i}{g_m}+iR_L$이므로 $\dfrac{v_{out}}{v_{in}}=\dfrac{g_mR_L}{1+g_mR_L}$로 1보다 약간 작다.

저장된 파일의 크기는 640,000 bits이다.

초당 데이터량: $8000\,\mathrm{samples/s}\times8\,\mathrm{bit}=64000\,\mathrm{bit/s}$

10초 분량: $64000\times10=640000\,\mathrm{bit}$

$\mathrm{R}_{E}$를 크게 하면 전압 증폭률은 오히려 감소한다.

바이패스되지 않은 $\mathrm{R}_{E}$가 있으므로 이득은 $A_v\approx-\dfrac{R_C}{r_e+R_E}$이고, $\mathrm{R}_{E}$는 분모에 있다.

• $\mathrm{R}_{C}$를 크게 하면 분자가 커져 이득이 증가한다.
• $\mathrm{R}_{1}$을 작게 하면 베이스 전압이 올라 $\mathrm{I}_{E}$가 늘고 $r_e=\dfrac{V_T}{I_E}$가 작아져 이득이 증가한다.
• $\mathrm{R}_{2}$를 크게 해도 베이스 전압이 올라 같은 이유로 이득이 증가한다.

출력은 위쪽이 5.7 V에서 잘리고 아래쪽 최솟값이 −10 V인 파형이다.

다이오드가 꺼져 있으면 $\mathrm{R}_{1}$·$\mathrm{R}_{2}$($\mathrm{V}_{EE}$ = 0) 분압으로 $v_{out}=\dfrac{v_{in}}{2}$이므로, 입력 −20 V에서 −10 V가 된다.

$\mathrm{D}_{1}$은 애노드가 출력, 캐소드가 $\mathrm{V}_{CC}$ = 5 V이므로 출력이 $5+0.7=5.7\,\mathrm{V}$를 넘으려 하면 도통해 5.7 V로 클리핑한다(분압으로 10 V까지 오르려는 구간).