19년 1회차

이상적인 연산증폭기의 특성으로 옳지 않은 것은 전류이득의 크기가 무한대라는 설명이다.

이상적인 연산증폭기의 대표 특성은 개루프 전압이득 무한대, 입력저항 무한대, 출력저항 0, 대역폭 무한대이며, 전류이득은 이상 특성 항목에 들어가지 않는다.

• 반전·비반전 입력단자 사이 입력저항 무한대: 이상 특성이며, 그래서 입력단자로 전류가 흘러 들어가지 않는다.
• 출력단자와 접지 사이 출력저항 0: 이상 특성이며, 부하와 무관하게 출력전압이 유지된다.
• 주파수 대역폭 무한대: 이상 특성이며, 모든 주파수에서 이득이 일정하다.

옳은 것은 역방향 바이어스가 증가하면 접합부 정전용량이 작아진다는 설명이다.

역방향 바이어스가 커지면 공핍영역 폭 $W$가 넓어지고, 접합 정전용량은 평행판처럼 $C_j=\dfrac{\varepsilon A}{W}$이므로 공핍영역이 넓어질수록 작아진다.

• 순방향 바이어스에서 공핍영역 폭이 넓어진다: 순방향 전압은 전위장벽을 낮춰 공핍영역을 좁힌다.
• 순방향 바이어스에서 P형의 정공만 N형으로 주입된다: P형의 정공이 N형으로, N형의 전자도 P형으로 함께 주입된다.
• 역방향 바이어스가 증가하면 공핍영역 전계의 세기가 감소한다: 공핍영역의 이온 전하가 늘어나 전계의 세기는 오히려 커진다.

출력전압 $V_{out}$은 −1 V이다.

비반전 단자는 $V_2$를 2 kΩ·2 kΩ으로 분압하므로 $V_+=2\times\dfrac{2}{2+2}=1\,\mathrm{V}$이고, 가상단락에 의해 $V_-=1\,\mathrm{V}$이다.

입력저항 전류: $I=\dfrac{2-1}{2\,\mathrm{k\Omega}}=0.5\,\mathrm{mA}$
이 전류가 모두 4 kΩ 귀환저항으로 흐르므로 $V_{out}=1-0.5\,\mathrm{mA}\times 4\,\mathrm{k\Omega}=-1\,\mathrm{V}$

컬렉터-이미터 전압 $V_{CE}$는 2 V이다.

베이스 전류: $I_B=\dfrac{2.7-0.7}{100\,\mathrm{k\Omega}}=20\,\mathrm{\mu A}$
컬렉터 전류: $I_C=\beta_{DC}I_B=100\times 20\,\mathrm{\mu A}=2\,\mathrm{mA}$

컬렉터 루프: $V_{CE}=5-I_CR_C=5-2\,\mathrm{mA}\times 1.5\,\mathrm{k\Omega}=2\,\mathrm{V}$
$V_{CE}$가 충분히 커서 트랜지스터는 활성영역에 있으므로 계산이 성립한다.

옳지 않은 것은 양호도(Q)가 파형 크기의 안정성을 나타낸다는 설명이다.

공진회로의 Q가 높을수록 공진 곡선이 날카로워져 발진 주파수가 잘 흔들리지 않으므로, Q는 진폭이 아니라 주파수 안정도와 관련된 지표이다.

• 초기 트리거 후 외부 입력 없이 특정 주파수 파형을 만든다: 귀환발진기의 정의로 옳다.
• 루프이득 크기 1, 위상변이 0°: 발진 지속을 위한 바르크하우젠 조건으로 옳다.
• RC·LC 귀환발진기 모두 정현파 생성 가능: 위상천이·빈 브리지(RC), 콜피츠·하틀리(LC) 발진기 모두 정현파 발진기이므로 옳다.

옳지 않은 것은 전자가 드레인에서 소스로 흘러 전류가 발생한다는 설명이다.

그림은 P형 기판에 $n^{+}$ 소스·드레인이 있는 NMOS로, 캐리어인 전자는 소스에서 드레인으로 이동하고 전류는 그 반대인 드레인에서 소스로 흐른다.

• n채널이 만들어지는 NMOS 트랜지스터: P형 기판 위 $n^{+}$ 영역 구조이므로 옳다.
• 게이트가 소스보다 높은 전위: 반전층(n채널)을 만들려면 $V_{GS}\gt V_{t}$여야 하므로 옳다.
• 드레인이 소스보다 높은 전위: 포화영역은 $V_{DS}\ge V_{GS}-V_t\gt 0$이므로 옳다.

이 회로는 두 입력이 모두 ‘0’일 때만 출력 ‘1’인 NOR 게이트이다.

소스가 접지된 NMOS 두 개가 출력과 접지 사이에 병렬로 연결되어 있고, 위쪽은 저항 R로 $V_{DD}$에 연결되어 있다. A, B 중 하나라도 ‘1’이면 해당 NMOS가 켜져 출력이 0 V로 내려가고, 둘 다 ‘0’일 때만 출력이 $V_{DD}$가 된다.

• 두 개의 NMOS로 구성된 OR 게이트: 입력 ‘1’이 출력을 ‘0’으로 끌어내리므로 OR가 아니라 반전된 NOR이다.
• 두 개의 PMOS로 구성된 NOR 게이트: 소스가 접지되고 높은 게이트 전압에서 켜지는 소자이므로 PMOS가 아니라 NMOS이다.
• 두 입력이 모두 ‘1’일 때만 출력 ‘0’인 NAND 게이트: NAND는 직렬 연결 구조이며, 이 병렬 구조는 입력 하나만 ‘1’이어도 출력이 ‘0’이 된다.

전압이득의 크기는 16이다.

소스 저항 10 kΩ은 커패시터 $C_3$로 교류 접지(바이패스)되므로, 이 회로는 공통 소스 증폭기로 이득은 $|A_v|=g_m(R_D\parallel R_L)$이다.

교류 부하: $R_D\parallel R_L=\dfrac{4\times 16}{4+16}=3.2\,\mathrm{k\Omega}$
이득: $|A_v|=5000\,\mathrm{\mu S}\times 3.2\,\mathrm{k\Omega}=5\,\mathrm{mS}\times 3.2\,\mathrm{k\Omega}=16$

조건을 만족하는 커패시턴스는 2 μF이다.

귀환 경로가 R과 C의 병렬인 반전 증폭기이므로 귀환 임피던스는 $Z_f=\dfrac{R}{1+sRC}$이고,
$H(s)=-\dfrac{Z_f}{R_{in}}=-\dfrac{R}{R_{in}}\cdot\dfrac{1}{1+sRC}$

$R_{in}=R$를 대입하면 $H(s)=-\dfrac{1/RC}{s+1/RC}$이므로 주어진 $-\dfrac{5}{s+5}$와 비교해 $\dfrac{1}{RC}=5$이다.

$C=\dfrac{1}{5R}=\dfrac{1}{5\times 100\times 10^{3}}=2\times 10^{-6}\,\mathrm{F}=2\,\mathrm{\mu F}$

$P_3P_2P_1P_0$의 값은 1110이다.

회로의 출력은 $Y=\bar A\bar B P_0+A\bar B P_1+\bar A B P_2+ABP_3$로, A·B 조합이 하나의 데이터 입력을 고르는 4×1 멀티플렉서와 같다.

$Y=A+B$가 되려면 각 조합에서의 출력이 다음과 같아야 한다.
A=0, B=0 → Y=0 이므로 $P_0=0$
A=1, B=0 → Y=1 이므로 $P_1=1$
A=0, B=1 → Y=1 이므로 $P_2=1$
A=1, B=1 → Y=1 이므로 $P_3=1$

유효전력은 8 W, 역률은 0.8이다.

임피던스 크기: $|Z|=\sqrt{8^2+6^2}=10\,\mathrm{\Omega}$
전류: $I=\dfrac{V}{|Z|}=\dfrac{10}{10}=1\,\mathrm{A}$

유효전력: $P=I^2R=1^2\times 8=8\,\mathrm{W}$
역률: $\cos\theta=\dfrac{R}{|Z|}=\dfrac{8}{10}=0.8$

출력 B의 주파수는 15 kHz이다.

각 D-플립플롭은 D 입력에 자신의 $Q'$가 연결되어 클록 에지마다 상태가 반전되는 T(토글) 플립플롭으로 동작하므로, 출력 주파수가 입력의 1/2이 된다.

앞단의 Q가 다음 단의 클록으로 들어가는 3단 연결이므로
$f_B=\dfrac{120\,\mathrm{kHz}}{2^3}=\dfrac{120}{8}=15\,\mathrm{kHz}$

옳은 것은 부하저항에 병렬로 추가된 커패시터 C가 정류된 파형의 변동을 줄여 준다는 설명이다.

그림은 다이오드 4개로 된 브리지 전파정류기에 평활용 커패시터를 단 회로로, C가 전압 최댓값 부근에서 충전되었다가 그 사이에 방전하며 맥동(리플)을 줄인다.

• 출력 파형이 음의 값을 갖는다: 입력의 양·음 반주기 모두 다이오드가 부하 위쪽으로 전류를 보내므로 출력은 양의 값이다.
• 브리지를 통과한 파형의 주파수가 입력보다 낮다: 전파정류는 음의 반주기도 뒤집어 출력하므로 맥동 주파수는 입력의 2배로 높아진다.
• 반주기마다 신호를 출력하는 반파정류기: 두 반주기 모두 출력하는 전파정류기이다.

출력전압 $V_{out}$은 7.5 V이다.

10 V 전원, 위쪽 10 kΩ, 5 V 전지, 아래쪽 10 kΩ이 하나의 직렬 루프를 이루고, 두 전원의 (+)극이 모두 위쪽이므로 루프 전류는
$I=\dfrac{10-5}{10\,\mathrm{k\Omega}+10\,\mathrm{k\Omega}}=0.25\,\mathrm{mA}$

$V_{out}=10-0.25\,\mathrm{mA}\times 10\,\mathrm{k\Omega}=7.5\,\mathrm{V}$
(검산: $5+0.25\,\mathrm{mA}\times 10\,\mathrm{k\Omega}=7.5\,\mathrm{V}$)

옳지 않은 것은 등가시스템 H의 임펄스 응답이 $h_{1}$(t)$h_{2}$(t)+$h_{3}$(t)라는 설명이다.

LTI 시스템의 직렬 연결은 임펄스 응답의 곱이 아니라 컨벌루션이고, 병렬 연결은 합이므로 $h(t)=h_1(t)*h_2(t)+h_3(t)$이다.

• H의 특성이 시간에 상관없이 일정하다: LTI 시스템의 직렬·병렬 결합도 시불변이므로 옳다.
• 입력 x(t−a)에 대해 출력이 y(t−a): 시불변성의 정의이므로 옳다.
• 입력 bx(t)에 대해 출력이 by(t): 선형성(동차성)이므로 옳다.

이 회로의 기능은 AM(진폭 변조)이고, 커패시터 C의 역할은 직류 차단이다.

반송파는 변압기를 통해 베이스로, 오디오 신호는 이미터로 들어가 트랜지스터의 동작점(이득)을 오디오에 따라 바꾸므로 출력 동조회로에는 반송파의 진폭이 오디오에 따라 변하는 신호가 나온다.

• FM: 반송파 주파수는 입력된 그대로이고 오디오가 바꾸는 것은 진폭이므로 주파수 변조가 아니다.
• 고주파 신호 차단: C는 입력·출력 신호 경로에 직렬로 들어간 결합 커패시터로, 교류 신호는 통과시키고 직류 바이어스가 앞뒤 단으로 새지 않게 막는다.

옳지 않은 것은 이미터와 컬렉터에서 넘어온 전자들로 생긴 베이스의 잉여전자를 방출하기 위한 전류라는 설명이다.

PNP BJT의 이미터는 P형이어서 베이스로 주입하는 캐리어는 정공이며, 이미터에서 넘어온 전자가 베이스에 잉여전자를 만드는 성분은 없다. 베이스 전류는 아래 세 성분으로 구성된다.

• 이미터 접합의 순방향 전압으로 베이스에서 이미터로 주입되는 전자에 의한 전류: 베이스 전류의 성분이다.
• 베이스 중성영역을 지나는 정공과 재결합해 잃은 전자를 베이스 단자에서 보충하는 재결합 전류: 베이스 전류의 성분이다.
• 컬렉터 공핍영역에서 열생성된 전자가 드리프트되어 베이스로 공급되는 전류: 컬렉터 접합의 역방향 포화전류 성분으로 베이스 전류에 포함된다.

출력은 y(t)=sin(πt/2)로, 입력과 같은 파형(t=0에서 0이고 t=1에서 최댓값)이 된다.

전달함수 $H(s)=\dfrac{2}{\pi}se^{-s}$에서 $s$는 미분, $e^{-s}$는 1초 시간지연에 해당하고, 입력이 계속 인가되어 왔으므로 정상상태 응답만 남는다.

미분과 계수: $\dfrac{2}{\pi}\cdot\dfrac{d}{dt}\sin\left(\dfrac{\pi t}{2}\right)=\dfrac{2}{\pi}\cdot\dfrac{\pi}{2}\cos\left(\dfrac{\pi t}{2}\right)=\cos\left(\dfrac{\pi t}{2}\right)$
1초 지연: $y(t)=\cos\left(\dfrac{\pi (t-1)}{2}\right)=\cos\left(\dfrac{\pi t}{2}-\dfrac{\pi}{2}\right)=\sin\left(\dfrac{\pi t}{2}\right)$

• t=0에서 최댓값인 파형: 지연 전의 $\cos(\pi t/2)$로, 1초 지연을 빠뜨린 결과이다.
• t=0에서 최솟값인 파형: $-\cos(\pi t/2)$로, 구한 출력보다 위상이 90° 늦은 파형이다.
• t=0에서 0이고 t=1에서 최솟값인 파형: $-\sin(\pi t/2)$로, 구한 출력의 부호를 뒤집은(반 주기 어긋난) 파형이다.

출력은 처음 +10 V를 유지하다가 t=2.5 ms에서 −10 V로 바뀌는 파형이다.

입력이 반전 단자에 들어가고 출력이 30 kΩ·10 kΩ 분압으로 비반전 단자에 귀환되는 반전 슈미트 트리거이다.
$V_+=V_{out}\times\dfrac{10}{10+30}=\dfrac{V_{out}}{4}$

초기 $V_{out}=+10\,\mathrm{V}$이므로 문턱은 $V_+=+2.5\,\mathrm{V}$이다. 입력은 −10 ms에서 −10 V, 10 ms에서 10 V인 기울기 1 V/ms의 직선이므로 $V_{in}=2.5\,\mathrm{V}$가 되는 순간은 $t=2.5\,\mathrm{ms}$이고, 이때 출력이 전원 한계인 $-10\,\mathrm{V}$로 떨어진다. 이후 문턱은 −2.5 V가 되고 입력은 계속 그보다 크므로 다시 바뀌지 않는다.

• t=−2.5 ms에서 −10 V로 바뀌는 파형: 문턱을 −2.5 V로 잘못 잡은 경우로, 초기 출력이 +10 V이면 문턱은 +2.5 V이다.
• t=−2.5 ms에서 −2.5 V로 바뀌는 파형: 전환 시점도 틀리고, 출력은 문턱 전압이 아니라 포화 전압 −10 V로 바뀐다.
• t=2.5 ms에서 −2.5 V로 바뀌는 파형: 전환 시점은 맞지만 출력은 −2.5 V가 아니라 −10 V로 포화된다.

네 회로 ㄱ, ㄴ, ㄷ, ㄹ 모두 출력이 $Y=\bar AB+A\bar B$(XOR)로 같다.

입력을 묶은 NOR·NAND 게이트는 NOT으로 동작한다는 점을 이용해 각 회로를 정리한다.

• ㄱ(AND-OR): $Y=\bar AB+A\bar B$
• ㄴ(OR 두 개 후 NAND): $Y=\overline{(A+\bar B)(\bar A+B)}=\overline{AB+\bar A\bar B}=\bar AB+A\bar B$
• ㄷ(NOR만 사용): 아래쪽 단은 $\overline{\bar B+\bar A}=AB$이므로 $Y=\overline{\overline{A+B}+AB}=(A+B)(\bar A+\bar B)=\bar AB+A\bar B$
• ㄹ(NAND만 사용): $Y=\overline{\overline{\bar AB}\cdot\overline{A\bar B}}=\bar AB+A\bar B$