
괄호에 들어갈 항은 이다.
첫째 항과 셋째 항을 묶으면
따라서
흡수 법칙 에 를 적용하면
- Z: X=0, Y=0, Z=0이면 원식은 1인데 XY+Z는 0이 된다.
- 1: X=0, Z=1이면 원식은 0인데 항상 1이 되어 버린다.
- 0: F=XY가 되어 X=0, Z=0일 때의 원식 값 1을 잃는다.
0110110 - A = 0110110 + 1101001 = B
| A | B | |
|---|---|---|
| ① | 0010111 | 0011111 |
| ② | 0010110 | 0011111 |
| ③ | 0010111 | 0011011 |
| ④ | 0010110 | 0011011 |
2의 보수로 바꾼 값이 1101001이므로 A = 0010111, 더한 결과에서 자리올림을 버리면 B = 0011111이다.
2의 보수는 1의 보수에 1을 더한 값이므로, 거꾸로 1101001에서 1을 빼고 비트를 반전하면 A가 된다.
1101001 − 1 = 1101000 → 반전 → 0010111
0110110 + 1101001 = 10011111이고, 7비트를 넘는 최상위 자리올림 1을 버리면 0011111이다.
검산: 0110110(54) − 0010111(23) = 31 = 0011111
- A = 0010110, B = 0011111: 0010110은 1101001을 반전한 1의 보수일 뿐이며, 그 2의 보수는 1101010이라 식과 맞지 않는다.
- A = 0010111, B = 0011011: A는 맞지만 0011011(27)은 54 − 23 = 31과 다르다.
- A = 0010110, B = 0011011: A와 B 모두 위 계산과 다르다.





귀환 경로에 와 가 병렬로 놓인 반전 증폭기는 능동 저역통과 필터이므로, 저주파에서 이득이 일정하다가 고주파에서 감소하는 곡선이 옳다.
이면 가 개방되어 이득 크기가 로 일정하고, 이면 가 단락되어 이득이 0으로 줄어든다.
- 저주파·고주파 양쪽에서 0으로 떨어지는 대역통과 곡선: 입력 쪽에 직렬 커패시터가 없어 직류 이득이 0이 되지 않는다.
- 저주파에서 0이고 고주파에서 일정한 고역통과 곡선: 저주파 이득이 유한한 값이므로 해당하지 않는다.
- 고주파에서 이득이 다시 커지는 곡선: 고주파에서 귀환 임피던스가 0으로 가므로 이득이 커질 수 없다.

입력 011은 디코더 출력선 3만 활성화하고, 이 선은 의 OR 게이트에만 연결되어 있으므로 출력은 1000이다.
각 OR 게이트에 연결된 디코더 출력선(점 표시)
: 0, 3, 5 / : 0, 2, 4 / : 1, 5, 7 / : 0, 2, 6
= 011 → 10진수 3 → 출력선 3만 1, 나머지 0
출력선 3을 입력으로 갖는 것은 뿐이므로 = 1000
- 0001: 에는 출력선 3이 연결되어 있지 않다.
- 0000: 출력선 3이 에 연결되어 있으므로 모두 0일 수 없다.
- 1111: 네 OR 게이트에 모두 연결된 출력선은 없다.

부하 저항이 전구 양단에서 본 테브난 등가저항과 같을 때 최대 전력이 전달되므로 R = 1.6 Ω이다.
전압원은 단락, 전류원은 개방하고 전구의 두 단자(왼쪽 마디 a, 오른쪽 마디 b)에서 본다.
위쪽 경로: 2 Ω(직렬 전압원은 단락)
아래쪽 경로: a → 3 Ω → 접지 → 5 Ω → b, 즉 3 + 5 = 8 Ω
- 1.0 Ω: 테브난 저항보다 작아 최대 전력 조건이 아니다.
- 2.5 Ω: 테브난 저항보다 커서 최대 전력 조건이 아니다.
- 10.0 Ω: 2 Ω과 8 Ω을 직렬로 잘못 더한 값이다.

[Ω]이다.에 전달되는 최대 평균전력은 300 W가 아니라 600 W이므로 이 설명이 옳지 않다.
전원 측 어드미턴스:
이므로 정합 부하는 그 켤레복소수
정합 시 , 전체 어드미턴스 , 전압 최댓값
- 과 의 위상: 은 저항 전류라 전압과 동상이고 는 를 지나 전압보다 뒤지므로 서로 다르다(옳음).
- 테브난 임피던스의 켤레복소수 부하에서 최대 전력이 전달된다는 설명은 최대 전력 전달 정리 그대로다(옳음).
- = 3/25 + j4/25 Ω은 위 계산 결과와 같다(옳음).
하틀리 발진기의 귀환율은 용량성 소자가 아니라 두 인덕터(탭 코일)의 비로 결정되므로 이 설명이 옳지 않다.
하틀리는 · 분압과 하나의 C로, 콜피츠는 · 분압과 하나의 L로 탱크 회로를 구성한다. 용량성 분압으로 귀환율이 정해지는 것은 콜피츠 발진기다.
- 윈 브리지 발진기: RC 직·병렬 회로가 정귀환을, 이득 설정 저항이 부귀환을 이루어 두 귀환을 모두 포함한다.
- 콜피츠·하틀리 발진기: 바르크하우젠 조건을 만족시키기 위해 정귀환 루프를 가진다.
- 수정 발진기: 수정 진동자의 Q값이 LC 공진회로보다 훨씬 커서 주파수 안정도가 높다.

이다.콜피츠 발진기의 발진 주파수는 과 의 직렬 합성 용량으로 정해지므로, (+)L을 쓴 발진 주파수 식이 옳지 않다.
= = 1 nF이면 이다.
발진 지속 조건은 R가 두 커패시터의 용량비와 같아야 하며, = 이면 R = 1이다.
- 콜피츠 발진기: 두 커패시터의 분압과 인덕터 L로 탱크 회로를 이루므로 옳다.
- = 1 mA/V: 이므로 옳다.
- R이 커질수록 필요한 이 작아진다: 이 R에 반비례하므로 옳다.
동기 복조 시 FSK는 같은 비트 에너지에서 PSK보다 비트오율이 높으므로, FSK의 BER이 PSK보다 낮다는 설명이 옳지 않다.
이진 PSK는 두 신호가 서로 반대(antipodal)여서 신호점 사이 거리가 가장 크고, 동기 이진 FSK는 직교 신호라 같은 BER을 얻는 데 더 큰 가 필요하다.
- 비동기 복조: FSK는 포락선 검파 같은 비동기 복조가 가능해, 반송파 위상 동기가 필요한 PSK보다 수신기가 간단하다.
- 진폭 변화에 둔감: 진폭이 일정한 정포락선 변조라 채널의 진폭 변동 영향을 덜 받는다.
- 대역폭: 서로 다른 주파수를 번갈아 쓰므로 같은 정보 신호에 대해 AM보다 넓은 대역폭을 점유한다.

VCO의 발진주파수는 저역통과필터 출력 전압으로 제어되며, 위상잡음이 작을수록 안정된 발진주파수를 얻는다는 설명이 옳다.
위상비교기가 두 입력의 위상차에 비례하는 오차 전압을 내고, 필터를 거친 이 전압이 VCO 주파수를 조정한다. 루프가 고정되면 , 즉 이다.
- 가 수정 발진기 주파수 과 동일하다: 분주비 N이 곱해진 이 출력된다.
- N분주기 출력이 N로 높아진다: 분주기는 주파수를 나누므로 출력은 이다.
- 위상비교기가 크기와 위상이 같을 때만 출력한다: 신호 크기는 비교하지 않으며, 위상차에 따른 오차 전압을 계속 출력한다.

제너다이오드 전류는 직렬저항 전류에서 부하 전류를 뺀 10 mA이다.
제너다이오드가 없을 때의 부하 전압 이므로 제너가 항복해 부하 전압이 20 V로 고정된다.
- 0.01 mA: 10 mA(=0.01 A)의 단위를 혼동한 값이다.
- 0.09 mA: 두 전류를 더한 90 mA(=0.09 A)의 단위를 혼동한 값이다.
- 90 mA: 두 전류를 빼지 않고 더한 값이다.
공통 드레인 증폭기는 게이트로 입력해 입력 저항이 매우 크고, 공통 게이트 증폭기는 소스로 입력해 입력 저항이 약 로 작으므로 공통 드레인의 입력 저항이 더 크다는 설명이 옳다.
MOSFET 게이트는 산화막으로 절연되어 게이트 전류가 거의 흐르지 않으므로, 게이트 입력형인 공통 소스·공통 드레인 증폭기는 입력 저항이 매우 크다.
- 공통 소스 증폭기: 입력 저항이 크고 전압 이득도 커서 전압 증폭기로 적합하다.
- 공통 드레인 증폭기(소스 팔로워): 전압 이득이 1보다 약간 작아 전압 증폭용이 아니라 버퍼로 쓴다.
- 출력 저항 비교: 공통 소스는 로 크고 공통 드레인은 약 로 작으므로 공통 소스 쪽이 더 크다.
데이터그램망의 교환기는 고정된 표가 아니라 망 상태에 따라 갱신되는 동적 경로지정표로 패킷마다 독립적으로 경로를 정하므로 이 설명이 옳지 않다.
데이터그램망은 연결 설정 없이 패킷마다 목적지 주소로 경로를 고르고, 가상회선망은 연결 설정 단계에서 정한 하나의 경로를 모든 패킷이 따른다.
- 데이터그램망의 도착 순서: 패킷마다 경로가 달라질 수 있어 송신 순서와 다르게 도착할 수 있다.
- 가상회선망의 도착 순서: 모든 패킷이 같은 경로를 따르므로 송신 순서대로 도착한다.
- 인터넷 음성전화: 순서 보장과 일정한 지연이 중요한 실시간 서비스라 가상회선망이 더 적합하다.
핀치오프는 FET에서 드레인 쪽 채널이 공핍층에 의해 좁아져 막히는 현상이며, 온도 상승으로 BJT가 파괴되는 것은 열폭주이므로 이 설명이 옳지 않다.
핀치오프가 일어나면 드레인 전류가 드레인 전압에 거의 무관하게 포화되며, 이것이 FET 포화영역 동작의 기준이 된다.
- 얼리 효과: 컬렉터-이미터 전압이 커지면 컬렉터 공핍층이 넓어져 실효 베이스 폭이 줄고 컬렉터 전류가 증가한다.
- 펀치스루의 정의: 드레인 전압이 커져 드레인 공핍영역이 소스 공핍영역에 닿는 현상이다.
- 펀치스루의 결과: 소스-드레인 사이 전위 장벽이 낮아져 게이트 제어와 무관하게 드레인 전류가 급격히 증가한다.
포화영역 드레인 전류는 W/L에 비례하므로 W/L이 4배가 되어 드레인 전류는 4 가 된다.
- 0.25 : W/L 변화를 거꾸로(1/4배) 적용한 값이다.
- 0.5 : 채널 길이 감소를 전류 감소로 잘못 보고 폭 변화는 빠뜨린 값이다.
- 2 : 채널 폭 또는 길이 중 한쪽 변화만 반영한 값이다.





D 입력이 이므로, 가 00이면 , 01이면 1, 10이면 0, 11이면 Q(t)가 되는 진리표가 옳다.
위쪽 AND 게이트에는 과 위로 올라가는 귀환선 가, 아래쪽 AND 게이트에는 와 아래로 돌아오는 귀환선 Q가 들어가며, D 플립플롭은 이다.
00: / 01: / 10: / 11:
- 01에서 0, 10에서 1인 표: 만 1이면 이어야 하므로 틀리다.
- 00에서 Q(t), 11에서 인 표: 00이면 여야 하므로 틀리다.
- 00에서 Q(t), 01에서 0, 10에서 1, 11에서 인 표: 네 행이 모두 반대다.

과 가 모두 도통하므로 에 흐르는 전류는 0.6 mA이다.
이 도통한다고 가정하면 두 다이오드가 만나는 마디 전압은 0 V가 된다.
오른쪽 6 V 전원은 (−)단자가 위쪽이라 오른쪽 10 kΩ의 끝은 −6 V이므로 도 순방향으로 도통한다.
위쪽 저항 전류:
경로 전류:
이므로 가정이 성립한다.
- 0 mA: 이 꺼졌다고 보면 마디 전압이 가 되어 이 순방향이 되므로 모순이다.
- 1.2 mA: 경로로 빠지는 0.6 mA를 빼지 않은 값이다.

D 지점은 입력이 커서 출력이 0 V 가까이 떨어진 구간이므로 차단영역이 아니라 포화영역이다.
공통 이미터 증폭기는 이 작으면 차단되어 이고, 입력이 커지면 활성영역을 지나 포화되어 이 거의 0이 된다. 전압이득은 곡선의 기울기 이다.
- = 5 V: 차단 구간(A 지점)의 출력 5 V가 곧 이므로 옳다.
- C 지점 이득 최대: 활성영역 가운데로 기울기가 가장 가파르므로 옳다.
- B 지점 이득이 D 지점보다 크다: B는 활성영역에 막 들어가 기울기가 있고 D는 포화되어 기울기가 거의 0이므로 옳다.

두 반전 가산기를 차례로 거치면 이므로 A = 8, B = 4, C = −5이다.
첫째 반전 가산기 출력:
둘째 단 출력:
대입:
- A = −4, B = −2, C = 5: 첫째 단 계수만 쓰고 둘째 단의 이득과 항의 반전을 반영하지 않았다.
- A = −8, B = −4, C = 5: 크기는 맞지만 두 번 반전되는 · 항과 한 번 반전되는 항의 부호가 뒤바뀌었다.
- A = 4, B = 2, C = −5: 둘째 단의 이득 를 · 항에 곱하지 않았다.

두 조건을 연립하면 , 이므로 가장 가까운 값은 0.005이다.
부귀환 폐루프 이득:
처음:
A가 100배일 때:
첫 식을 둘째 식에 대입: