20년 2회차

반전 증폭기 구조이므로 출력전압은 V₀ = -(100k/10k)×Vi = -10×1 = -10V이다. 부하전류 $I_L$은 25kΩ 저항에 흐르는 전류이므로 I_L = V₀/25k = -10V/25kΩ = -0.4mA인데, 그림의 화살표 방향(출력에서 저항으로 흘러나가는 방향)을 기준으로 정의하면 실제 전류의 크기는 0.4mA가 된다.

이 회로는 차동 증폭기이며, R₃/R₁ = R₄/R₂ = 5인 조건에서 출력은 $V_{out} = \frac{R_3}{R_1}(V_2 - V_1)$로 계산된다. 대입하면 $V_{out} = 5 \times (2 - 1) = 5\,V$이므로 출력은 5V이다.

공진회로에서 선택도(Q)는 공진주파수와 대역폭의 비로 정의되며, Q = f₀/BW이다. 이를 대역폭에 대해 정리하면 BW = f₀/Q가 된다. 선택도가 높을수록(Q가 클수록) 대역폭은 좁아지고, 선택도가 낮을수록(Q가 작을수록) 대역폭은 넓어지는 역비례 관계를 나타낸다.

이 회로는 다이오드 D가 역방향 바이어스 전압 V_B(2V)로 고정된 클리퍼(리미터) 회로이다. 출력 V₂가 2V보다 낮아지려 하면 다이오드가 도통되어 출력을 2V로 고정(클램프)시키므로, V₁ 파형 중 2V 이하인 부분이 잘려나가고 2V 이상인 부분만 그대로 출력에 나타난다. 따라서 출력 V₂는 V₁의 파형에서 2V 이하 부분이 잘린 형태가 된다.

출력저항은 이미터 폴로어 구조의 본질상 출력이 이미터 단자에서 나오므로 저항이 감소하는 특성을 유지하며, 2단 구성으로 인해 더욱 감소한다. 따라서 출력저항이 증가한다는 설명이 달링톤 회로의 실제 특징과 반대된다.

달링톤 회로는 이미터 폴로어 2단을 직렬 연결한 구조다.

• 전류이득: 각 단계의 베이스-이미터 전압강하가 누적되어 β값이 곱해져서 전류이득이 극도로 증가한다.
• 입력저항: r_in = (1+β)R_E 형태로 매우 크게 증가한다.
• 전압이득: 이미터 폴로어의 특성상 A_v ≈ R_L/(R_L + r_e) < 1이므로 1보다 낮다.

FET(전계효과트랜지스터)는 전압 제어 방식이므로 '전류 제어 방식이다'는 틀렸다. FET는 게이트 전압으로 채널의 전도도를 제어하는 반면, BJT는 베이스 전류로 컬렉터 전류를 제어하는 전류 제어 방식이다.

• BJT보다 잡음 특성이 좋다: 참으로, FET는 캐리어 이동으로만 작동하므로 BJT의 베이스 전류 잡음보다 작다.
• BJT보다 입력 임피던스가 높다: 참으로, FET의 게이트 입력 임피던스는 10¹²Ω 이상으로 BJT의 수십 kΩ보다 훨씬 높다.
• BJT보다 이득-대역폭의 곱이 작다: 참으로, FET는 BJT보다 이득-대역폭 곱이 작아서 고주파 회로보다는 저잡음 증폭이나 고입력임피던스가 필요한 용도에 적합하다.

전압 제어 전압 전원(VCVS) 구성, 즉 전압 피드백 증폭기의 특징을 분석하면: 음의 피드백을 적용하면 입력 임피던스는 증가하고(피드백 없는 경우보다), 출력 임피던스는 감소한다(피드백에 의한 효과). 또한 피드백은 대역폭을 증가시키고 비직선 일그러짐을 감소시킨다. 따라서 출력 임피던스가 증가한다는 2번은 VCVS 구성의 특징과 모순되며, 피드백 증폭기의 일반 원리상 출력 임피던스는 감소하는 것이 맞다.

Si 다이오드가 순방향으로 도통하기 위해서는 약 0.7 V 이상의 전압을 인가해야 한다. 이는 Si 다이오드의 접합부에서 발생하는 내부 전위차(내재전압)로, 이 값을 초과해야 다이오드 내부의 정공과 전자가 충분한 에너지를 얻어 순방향 전류가 흐르기 시작한다. Ge 다이오드는 약 0.3 V, Schottky 다이오드는 약 0.2~0.3 V에서 도통하는 것과 구별된다.

포화영역에서 V₀ = 0.3V이며, 이는 Vcc - IcRc로 결정된다. 그래프에서 V₀의 최대값이 10V이므로 Vcc = 10V이고, 따라서 $I_C = (V_{CC}-V_O)/R_C = (10-0.3)/1k = 9.7\text{mA}$가 된다.

부하저항이 적을수록 맥동률이 작다는 것은 거짓으로, 실제로는 부하저항이 감소(즉, 부하전류가 증가)하면 콘덴서의 방전시간이 짧아져 맥동률(리플)이 오히려 커진다.

콘덴서 입력형 필터 회로의 나머지 특징을 초크 입력형과 비교하면 모두 맞는 설명이다.

• 첨두 역전압(PIV)은 높다: 참 - 콘덴서 입력형이 초크 입력형보다 약 1.4배 높음.
• 전압변동률(리플)은 크다: 참 - 콘덴서 용량이 작을수록, 부하전류가 클수록 리플 증가.
• 저전류 부하에 적합: 참 - 고전류 부하에서는 리플이 커져 부적합.

그림은 T/2 주기로 반복되는 맥동을 가진 전파정류 출력전압(Vc)에 커패시터 필터를 연결했을 때, 충전된 직류 성분(Vdc)에 작은 리플(Vi(p-p))이 겹쳐진 파형이다. 이는 정류회로의 입력(맥동 전파정류파)과 커패시터 필터를 거친 출력(평활된 직류+리플)을 함께 나타낸 것으로, 커패시터 필터의 입·출력 전압파형을 설명한다.

다이오드 전류파형이나 부하 개방 시 다이오드 양단 전압, 필터 개방 시 부하 전압은 이러한 완만한 리플을 가진 평활파형으로 나타나지 않는다.

이 회로는 전류-전압 변환기(트랜스임피던스 증폭기)로, 가상접지에 의해 입력전류원 0.5mA는 모두 R_f로 흘러 출력에서 되돌아온다(R_s는 전류원과 병렬로 접지되어 출력에 영향 없음). 따라서 $V_o = -I \times R_f = -0.5\text{mA} \times 10\text{k}\Omega = -5\text{V}$가 되어 정답은 -5V이다.

변압기를 사용하지 않는 전력 증폭회로의 push-pull 회로 조건을 판단하는 문항으로, 전원 효율이 50% 이하는 push-pull 회로의 특성과 거리가 있다. B급 push-pull 회로의 이론적 최대 효율은 약 78.5%(π/4)이며, 실제로도 50%를 크게 상회한다.

따라서 "효율이 50% 이하"라는 조건은 push-pull 회로의 우수한 효율 특성에 모순되는 조건이다.

• 두 입력의 크기·위상차: Push-pull 회로의 필수 조건은 두 입력의 크기가 같고 위상차가 180°이어야 한다는 것이며, 이를 통해 두 출력 소자가 교대로 도통하여 출력에서는 증폭된 신호를 얻는다.
• B급 동작: push-pull 회로의 전형적인 동작 방식으로, 각 소자가 입력 신호의 절반 주기만 도통하며 효율을 높인다.

PWM을 "펄스열의 유무로 2진 부호화"한다고 한 설명은 잘못되었다. PWM은 신호 크기에 비례하여 펄스의 폭을 연속적으로 변화시키는 것이며, 펄스열의 유무로 2진 부호화하는 것은 PWM의 정의가 아니다.

펄스 변조방식들을 정확히 구분하면 다음과 같다.

• PAM(펄스 진폭 변조): 신호 레벨에 따라 펄스의 진폭을 변화시킨다.
• PWM(펄스폭 변조): 신호 레벨에 따라 펄스의 폭(지속시간)을 변화시킨다.
• PPM(펄스위치 변조): 신호 레벨에 따라 펄스의 위상이나 위치를 변화시킨다.
• PNM(펄스 개수 변조): 신호 레벨에 따라 펄스의 개수를 변화시킨다.

귀환을 걸지 않을 때 개방이득은 $A = V_o/V_i = 10/0.2 = 50$이다. 부귀환 증폭기의 이득 공식 $A_{vf} = \dfrac{A}{1+\beta A}$에 $A_{vf}=5$, $A=50$을 대입하면 $5 = \dfrac{50}{1+50\beta}$이므로 $1+50\beta = 10$, 즉 $\beta = \dfrac{9}{50} = 0.18$이 되며 부궤환이므로 β = -0.18이다.

주파수를 낮게 하면 리플 함유율이 오히려 증가한다. 일정한 평활 효과를 위해서는 더 큰 L, C 값이 필요해지고 제어 능력이 떨어져 리플이 증가하기 때문이다.

π형 필터의 리플(출력 전압 변동)은 L과 C의 값이 클수록, 부하저항 R_L이 클수록 감소한다.

• L을 크게 한다: 인덕턴스 성분이 증가하여 전류 변동을 억제한다.
• C를 크게 한다: 커패시턴스가 증가하여 전압 변동을 흡수한다.
• R_L을 크게 한다: 부하 전류 자체가 감소하므로 리플이 작아진다.

원자핵 주위 궤도의 전자 중 에너지에 의해 최외각 가전자를 잃는 과정을 이온화(ionization)라고 한다. 이온화는 중성 원자가 에너지(열·빛·충돌 등)를 흡수하여 가전자를 방출하고 양이온으로 변하는 현상이다.

• 자유전자: 이온화 때 방출된 전자를 자유전자라 부르므로 이온화의 결과물이지 과정 자체가 아니다.
• 공유결합: 원자들이 전자쌍을 공유하는 화학결합 방식이므로 과정이 아니다.
• 에너지 준위: 전자가 존재할 수 있는 에너지 상태를 나타내는 개념이므로 과정이 아니다.

동축 원통 도체 사이(a≤r≤b)에 가우스 법칙을 적용하면, 반지름 $r$, 길이 $l$인 원통면을 통과하는 전속은 내부 도체의 전하량 $\lambda l$과 같다. 즉 $D \cdot 2\pi r l = \lambda l$이므로 $D = \dfrac{\lambda}{2\pi r}$(C/m²)이 된다. 이 전속밀도는 매질의 유전율 $\varepsilon$과 무관하게 전하량과 거리만으로 결정되므로, D = λ/(2πr) 형태의 보기가 정답이다.

부호가 빠진 $\mathrm{rot}\,E = \dfrac{\partial B}{\partial t}$는 성립하지 않는다. 패러데이 법칙의 미분형은 $\mathrm{rot}\,E = -\dfrac{\partial B}{\partial t}$이다.

자속이 변하면 그 변화를 방해하는 방향으로 전계가 유도되므로 음(−)부호가 반드시 붙어야 한다. 나머지 $\mathrm{div}\,D=\rho$, $\mathrm{div}\,B=0$, $\mathrm{rot}\,H = J_c + \dfrac{\partial D}{\partial t}$는 모두 맞는 식이다.

전자유도에 의해 회로에 발생하는 기전력은 패러데이 법칙으로 설명된다. 패러데이 법칙은 자기 플럭스의 변화가 회로에 유도 기전력을 발생시키며, 그 크기는 자기 플럭스 변화율에 비례한다는 원리다($\mathcal{E} = -\frac{d\Phi_B}{dt}$). 옴의 법칙은 저항과 전류의 관계, 가우스 법칙은 전기장과 전하의 관계, 암페어 법칙은 자기장과 전류의 관계를 각각 나타내므로 전자유도 기전력 발생과는 직접 관련이 없다.

도체의 표면으로 갈수록 전류밀도가 커지고 중심으로 갈수록 작아지는 현상은 표피효과(Skin Effect)이다. 이는 교류전류가 도체를 흐를 때 자기장이 도체 중심부의 전류를 억제하여 전류가 표면에 집중되는 현상으로, 주파수가 높을수록 더욱 두드러진다.

나머지는 모두 다른 물리 현상이다.

• 톰슨효과: 온도 구배가 있는 도체에서 나타나는 열전기 현상이다.
• 핀치효과: 평행한 전류들 사이의 자기력으로 인해 전류가 수축하는 현상이다.
• 홀효과: 자기장 속의 도체에서 나타나는 전압 현상이다.

임피던스는 Z = V / I 공식으로 구한다. 주어진 복소수 형태의 전압과 전류를 나누면 $Z = \frac{10\angle 60°}{5\angle 30°} = 2\angle(60° - 30°) = 2\angle 30°$이다. 이를 직각좌표 형태로 변환하면 $Z = 2(\cos 30° + j\sin 30°) = 2\left(\frac{\sqrt{3}}{2} + j\frac{1}{2}\right) =$이다.

무효전력은 $EI\sin(\pi/6) = \frac{1}{2}EI$로 나타내야 하는데, 이미지로 표시된 식이 $\frac{\sqrt{3}}{2}EI$라면(유효전력 공식) 이는 틀린 표시다.

위상차가 π/6일 때 각 전력값은 유효전력 P = EI cos(π/6) = EI(√3/2), 무효전력 Q = EI sin(π/6) = EI(1/2), 피상전력 S = EI, 역률 = cos(π/6) = √3/2이다.

• 유효전력 $\frac{\sqrt{3}}{2}EI$: 정확하다.
• 피상전력 EI(VA): 정확하다.
• 역률 $\frac{\sqrt{3}}{2}$: 정확하다.

RLC 직렬회로의 선택도 Q는 공진주파수와 대역폭의 비로 정의된다. 반전력 주파수(반파력점, -3dB 점) f₁, f₂는 공진주파수 f₀를 중심으로 대칭이며, 대역폭 $BW = f_2 - f_1$이고 공진주파수는 $f_0 = \sqrt{f_1 \cdot f_2}$이다.
주어진 값: f₁ = 770 kHz, f₂ = 810 kHz
$f_0 = \sqrt{770 \times 810} = \sqrt{623,700} = 789.62 \text{ kHz}$
$BW = 810 - 770 = 40 \text{ kHz}$
선택도 $Q = \frac{f_0}{BW} = \frac{789.62}{40} = 19.74 \approx 19.75$

1100 XOR 1010은 자릿수마다 값이 다르면 1, 같으면 0을 출력한다. 첫째 자리 1-1=0, 둘째 자리 1-0=1, 셋째 자리 0-1=1, 넷째 자리 0-0=0으로 계산하면 0110이 된다.

전가산기(full adder)는 두 개의 입력(A, B)과 캐리 입력(C_in)을 더하여 합(S)과 캐리 출력(C_out)을 생성한다. 주어진 입력값 A = 1, B = 1, C_in = 0을 더하면 1 + 1 + 0 = 2(십진수)이고, 이를 이진수로 나타내면 10₍₂₎이다. 따라서 S = 0(최하위 비트), C_out = 1(최상위 비트)이다.

M과 자릿수를 맞춘 N에 대한 10의 보수는 96750이다.

10의 보수는 어떤 수를 10진법에서 다음 자리 올림이 발생하는 수로 만들기 위해 더해야 할 값이다. N = 3250은 4자리 수이므로, N에 대한 10의 보수는
10⁴ - 3250 = 10000 - 3250 = 6750이다.

그런데 문제에서 M = 72532(5자리)와 N = 3250(4자리)의 자릿수가 다르므로, 뺄셈을 수행할 때 N을 M과 같은 자릿수로 맞춰야 한다. N을 5자리로 표현하면 03250이고, 이에 대한 10의 보수는
10⁵ - 3250 = 100000 - 3250 = 96750이다.

address line이 16개일 때 직접액세스 가능한 메모리 공간은 2¹⁶ byte = 65,536 byte이다. 이는 65,536 ÷ 1,024 = 64 KByte로 계산되며, CPU의 address line 개수는 메모리의 주소 지정 능력을 결정하므로 n개의 address line은 2ⁿ개의 서로 다른 주소를 표현할 수 있다.

반가산기(Half Adder)는 두 개의 1비트 입력을 받아 합(S)과 올림수(C)를 출력하는 조합논리회로다. X = 0, Y = 1을 입력할 때, 합 S는 X ⊕ Y(XOR) = 0 ⊕ 1 = 1이고, 올림수 C는 X · Y(AND) = 0 · 1 = 0이다. 따라서 C = 0, S = 1이 출력된다.